引言
(a) 開機時序
(b) 關機時序
圖1 開關機時序圖
圖1中的t1為PDP電源內部高低壓之間的啟動延時,大約為110ms,Vrr是高壓封鎖信號,在Vrr為高電平之後即有高壓輸出,圖中的t3表示Vs(165V)的軟啟動時間,大約為300~800ms,而Va(65V)無軟啟動。t4和t5僅代表關機時的先後順序,其本身數值的大小和負載的情況密切相關,在滿載情況下t4大約為450ms,t5大約為260ms。Vs和Va變換器是一起開機、一起關機,當前兩路中有1路保護(過流、過壓、過熱)時,則將該兩路變換器全部關斷,但不關Vcc變換器。當Vcc變換器發生故障時,將Vs和Va變換器與Vcc變換器同時關斷,整個電源的結構框圖如圖2所示。
圖2 結構框圖
電路設計
為了滿足PDP電源的上述特性要求,每種電源都需要不同的電路結構,下面詳細論述各個電路的設計。
EMI電路、有源功率因數校正電路和待機電源
為了滿足全球化需要,PDP電源必須滿足各個組織的EMI測試要求,根據阻抗匹配採用了如圖3所示拓撲結構的EMI濾波器,經過參數優化和PCB優化,其傳導輻射通過了CLASS B標準,有源功率因數校正電路採用了UC3854作為主控晶片,功率因數達到99%,待機電源採用PI公司的專用待機電源晶片構成單端反激變換器。
圖3 交流輸入濾波電路拓撲
輔助電源
輔助電源採用UC3844組成單端反激變換器,電壓分別為一組5V/3.5A、-5V/0.5A,一路12V/0.5A,一路12V/1.0A,5V主控。
地址驅動電源Va和屏驅動電源Vs
此兩路電源功率都比較大而且受控,因此採用兩路相同結構的獨立雙管雙正激變換器。我們以地址驅動電源Va為例進行設計,該路功率為120W,輸出55~65Vdc(可控),自動設置,Va=55+5×Vra,Vra為參考電壓,在0~2V之間,由PDP提供。當Vra為2V時,對應Va的輸出為65V。其控制電路採用SG3525晶片,把Vra電壓經過分壓和濾波處理後加到SG3525的1腳上對輸出電壓控制。主拓撲採用雙管雙正激變換器,特點是器件應力小,不存在剩磁問題,電路簡單,避免直通問題,圖4為雙管雙正激變換器的原理電路。
圖4 雙管雙正激變換器的原理電路 在圖4中,PFCout為功率因數校正的輸出,為400V。每路正激變換器由兩隻MOSFET構成,這種雙管正激可降低開關管耐壓要求。與單正激變換器相比,雙正激變換器在使輸出功率增大的同時還帶來如下好處:①輸出濾波電感工作頻率為兩倍開關頻率,這使得其大小相對減小;②變壓器原副邊變比為單正激的兩倍,可選用低耐壓的輸出整流二極體。實際使用的開關頻率為80kHz,開關管驅動採用脈衝變壓器耦合隔離方式,這樣可減小主電路對控制電路的幹擾。每隻MOSFET附近的RCD電路為吸收緩衝電路,可以有效吸收開關過衝,其參數值由開關頻率和實際電路決定。當Po(單路)=65W時,其磁性元件設計如下:
設整流管最大壓降Vsr≤0.7V,電感繞組的最大電阻壓降VL≤0.1V,其他線路最大壓降Vr≤0.1V,原邊MOFET及線路壓降Vsw≤0.3V,變壓器效率η≥98%。其他參數為:
Vs:變壓器副邊電壓
Vp:變壓器原邊電壓
輸入電壓:Vin=390~400V
輸出電流:Io=1A
輸出電壓範圍:Vo=50~70V
輸出功率:Pomax=70W
最大佔空比:Dmax=0.45
開關頻率:f=80kHz
導線的電流密度:J=4A/mm2
鐵芯磁通密度變化量:ΔB=0.2T
(1)計算匝數比
(2)計算總視在功率
(3)計算鐵芯窗口面積乘積
Kw:變壓器窗口係數,窗口係數先粗略取0.4,本設計中原副邊繞組均採用銅線; Kf對於雙管正激電路可由以下公式算出:
(4)選擇磁芯
根據Ap查磁芯手冊,確定磁芯結構為EE42/21/15,磁芯材料為西門子N67材料,有效截面:Ae=234mm2,窗口面積:AW=250mm2,Ae×AW=5.85cm2>Ap。
(5)計算原邊、副邊繞組匝數
原邊開關管為MTP4N80,額定電流4A,耐壓800V。輸出整流二極體D1~D4採用4隻快恢復二極體DSEI1206A,其中2隻並聯使用作為續流二極體。DSEI1206A的反向軟恢復特徵使得輸出尖峰電壓減小外,反向恢復電流折算到原邊也小,使得原邊MOS2FET開通損耗減小。在輸出電壓65V,輸出電流1A時,變壓器溫升小於30℃,效率為93%。
測試結果
PDP電源設計完成後需要進行高低溫衝擊試驗、負載特性、功率因數、EMC等測試,其滿載功率因數測試為>98%,以下為其他各個測試項。
基本性能指標
PDP電源基本性能指標表如表1所示。
環境測試
A.低溫測試:-5℃時,電源能啟動且可以正常工作,測試負載調整率、電壓調整率、穩壓精度、輸出過流保護點、輸出過壓保護點、設置精度、峰峰雜音等項目。
B.高溫測試:50℃時