簡介
在過去的幾十年中，半導體行業已經採取了許多措施來改善基於矽MOSFET （parasitic parameters），以滿足開關轉換器(開關電源)設計人員的需求。行業效率標準以及市場對效率技術需求的雙重作用，導致了對於可用於構建更高效和更緊湊電源解決方案的半導體產品擁有巨大的需求。這個需求寬帶隙（WBG）技術器件應運而生, 如碳化矽場效應管(SiC MOSFET) 。它們能夠提供設計人員要求的更低的寄生參數滿足開關電源（SMPS）的設計要求。650V 碳化矽場效應管器件在推出之後，可以補充之前只有1200V碳化矽場效應器件設計需求，碳化矽場效應管(SiC MOSFET)由於能夠實現矽場效應管(Si MOSFET)以前從未考慮過的應用而變得更具有吸引力。
碳化矽MOSFET越來越多用於千瓦級功率水平應用，涵蓋如通電源，和伺服器電源，和快速增長的電動汽車電池充電器市場等領域。碳化矽MOSFET之所以有如此的大吸引力，在於與它們具有比矽器件更出眾的可靠性，在持續使用內部體二極體的連續導通模式（CCM）功率因數校正（PFC）設計, 例如圖騰功率因子校正器的硬開關拓撲中，碳化矽MOSFET可以得到充分利用。此外，碳化矽MOSFET也可應用更高的開關頻率，因而可以實現體積更小，更加緊湊的電源轉換器設計
沒有免費的午餐
當然，世上是沒有免費午餐的，在內部體二極體和寄生參數方面，碳化矽MOSFET比矽 MOSFET具有更多的優勢，但代價是在某些方面參數碳化矽MOSFET性能比較差。這就要求設計人員需要花時間充分了解碳化矽MOSFET的特性和功能，並考慮如何向新拓撲架構過渡。有一點非常明顯：碳化矽MOSFET並不是簡單地替換矽MOSFET，如果這樣使用碳化矽MOSFET可能會導致效率下降而不是升高。
例如，碳化矽CoolSiC器件的體二極體正向電壓（VF）是矽CoolMOS器件的四倍。如果不對電路進行相應調整，很有機會在諧振LLC轉換器上在輕負載時效率可能下降多達0.5％。設計人員還應注意，如果要在CCM圖騰PFC設計中獲得最高的峰值效率，則必須通過打開碳化矽MOSFET溝道而不是只通過體二極體進行升壓。
另一個要考慮的因素是器件結殼熱阻，這方面CoolMOS稍有優勢，由於CoolSiC晶片尺寸較小，在相同封裝情況下，CoolSiC熱阻為1.0K/W（IMW65R048M1H），而CoolMOS則為0.8K/W（IPW60R070CFD7），但實證明這些熱阻的差異在實際設計中可以忽略。
在工作溫度範圍內導通電阻與矽器件比較
從器件參數上，設計人員可以快速明白碳化矽MOSFET其中好處之一，這個個參數是導通電阻RDS（on）。在晶片溫度100°C時，CoolSiC有較低的倍增係數（multiplication factor，K），約為1.13，而CoolMOS則為1.67，這意味著在晶片溫度100°C時的工作溫度下，一個84mΩ的CoolSiC器件具有與57mΩ CoolMOS器件相同的RDS（on）。這也清楚地表明，僅僅比較數據手冊中矽MOSFET和碳化矽MOSFET的 RDS（on）並不能反應實際導通損耗的問題。在晶片溫度低範圍，CoolSiC由於其較低的斜率倍增係數和對溫度的低依賴性，讓CoolSiC具有更高的擊穿電壓V（BR）DSS，因此比矽器件具有更大優勢，這對於那些位於室外或需要在低溫環境中啟動的設備非常有幫助。
圖1：在晶片溫度25°C工作溫度兩種器件導通電阻基本相當, 溫度對CoolSiC RDS（on）的影響比CoolMOS要低
與CoolMOS驅動設計中相同，CoolSiC MOSFET也可以使用EiceDRIVER驅動集成電路。但是，應注意的是，由於傳輸特性的差異（ID與VGS），CoolSiC這個器件的柵極電壓（VGS）應以18V驅動，而不是CoolMOS使用的典型值12V。這樣才可提供CoolSiC數據表中定義的RDS（on），如驅動CoolSiC電壓限制為15V時它的導通電阻值高出18％。如果設計CoolSiC電路時允許選擇新的驅動集成電路器，則值得考慮具有較高欠壓鎖定（約13V）的驅動集成電路，以確保CoolSiC 和系統可以在任何異常工作條件下安全運行。碳化矽MOSFET的另一個優點是在25°C至150°C溫度之間，對傳輸特性的改變非常有限
圖2：在25°C（左）和150°C（右）的傳輸特性曲線表明，碳化矽MOSFET 受到的影響明顯低於矽MOSFET
避免負柵極電壓
需要注意的一個問題是要確保不允許柵極-源極關斷電壓（VGS）變得負值過大。理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型製作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極-源極關斷電壓變成負值。當VGS低於-2V，且持續時間超過15ns，這樣可能出現柵極閾值電壓（VGS（th））漂移，導致RDS（on）增大，以及整個應用生命周期內系統效率降低。負VGS出現的一個原因是由關斷時驅動集成電路和碳化矽MOSFET之間電路板寄生電感製造的柵源極電壓振蕩，這振蕩是由於碳化矽MOSFET關斷時電路板寄生電感有高速關斷電流(di/dt)通過所致。第二個常見原因是導通時由電容驅動的柵極-源極電壓，其源於半橋配置中第二個碳化矽MOSFET的高dv/dt開關。
矽MOSFET設計中在此類問題一般可以通過柵極驅動器和矽MOSFET柵極之間插入一個高阻值電阻，或找到一種減慢di/dt和dv/dt的方式來解決。不幸的是，這些方法會導致開關損耗增加和系統效率降低。而在使用碳化矽MOSFET時，只需在柵極和源極之間增加一個二極體電壓鉗位即可解決這一難題。
在碳化矽MOSFET的設計中，如果該振蕩問題是純電感性，降低振蕩方法是將碳化矽MOSFET源極分為電源極和驅動器源極，鉗位二極體連接碳化矽MOSFET柵極和驅動器源極之間。當然首選方法並使用開爾文源極（Kelvin source）封裝的碳化矽MOSFET，特別在大電流應用中。例如，在3.3kW 連續導通模式（CCM）圖騰PFC中，關斷電流可以達到25A至30A。CoolSiC IMZA65R048M1H的開通損耗EON比不使用開爾文源極封裝的相同RDS（on）的 TO-247封裝碳化矽MOSFET, IMWA65R048M1H能夠降低三倍
圖3：為避免碳化矽MOSFET的柵極電壓變為負值，應考慮使用二極體鉗位、或獨立的端和開爾文源極
實現超過99％的效率
在漏極-源極電壓VDS高於50V時，CoolSiC MOSFET輸出電容COSS也比相對應的CoolMOS MOSFET更高，CoolSiC MOSFET相對較大輸出電容COSS實際上可以降低關閉期間的過衝水平。對於這兩種器件技術，峰值VDS, max設置為數據表極限的80％。CoolMOS需要一個高柵極電阻來滿足要求，這種方法導致上面已經提到的效率降低，但CoolSiC設計則可以不使用這種電阻方案，因而進一步簡化了設計和布局以及它們的應用場景。這種好處取決於設計人員能否降低電路板寄生參數的實現。
碳化矽MOSFET的QOSS特性也有利於硬開關和諧振開關拓撲架構。與矽MOSFET相比，碳化矽MOSFET的電荷QOSS降低了75％，因此所需的放電時間更少，這會降低CCM圖騰柱PFC的Eon損耗。而且，雖然CoolMOS CFD/CFD7系列的Qrr比上一代 CoolMOS CFD改進了十倍，但CoolSiC的Qrr參數再比CoolMOS CFD/CFD7的 Qrr又降低了五到十倍。這意味著，通過使用48mΩCoolSiC器件，對於3.3kW CCM圖騰PFC而言，可以實現99％以上的效率，而在Dual Boost PFC設計中使用CoolMOS的最佳效率只能達到98.85％的峰值。而且，儘管碳化矽MOSFET成本較高，但如果比較兩種設計方法的物料清單（BOM），結果是碳化矽MOSFETSiC解決方案物料清單相對的減少，可提供更具成本競爭力，而效率高達99％的解決方案。
圖4：即便是107mΩ的CoolSiC CCM圖騰PFC其效率也接近99％，多數情況下性能都可超過最佳的CoolMOS Dual Boost PFC方案
總結
多年來，儘管矽MOSFET的技術進步使其在寄生參數方面取得了顯著改善，但矽的基本物理學特性仍然在阻礙著其性能的進一步提高，這限制了創新且又簡單的拓撲結構應用，因而也阻礙了可持續綠色高效率的拓撲發展。本文討論的碳化矽MOSFET技術在應用中同樣也存在挑戰，並非所有碳化矽MOSFET寄生特性都比矽MOSFET為好。但是，這種技術確實能夠提供許多優勢，加上在硬開關應用中的牢固性，使其值得在更高效電源轉換應用中考慮採用。650V CoolSiC系列的推出令這些優勢更加明顯，從而使碳化矽MOSFET技術在將功率轉換效率推向更高極限的同時，在經濟方面也更加切實可行。
作者：英飛凌公司主管工程師René Mente