明年將是5nm製程的大年，在臺積電的5nm良率爬升再破記錄，並且擴產也進入了實質性階段之時，三星卻將他們的EUV光刻機資源幾乎都分給了存儲晶片的製造，讓人不禁疑惑，三星這是打算減緩5nm規模量產的步伐了？
本文引用地址：http://www.eepw.com.cn/article/202009/418064.htm臺積電在前陣舉辦的第26屆線上技術研討會上，除了7nm的增產計劃，以及3nm的投產計劃外，特別提到了他們5nm 缺陷密度提升數據，其提升趨勢已經超過了7nm時的同期水準。
D0=缺陷密度（Defect Density）指的是：晶圓表面每平方釐米（cm²）上的缺陷個數。
這是晶片製造中影響良品率的關鍵指標，一些公開資料裡表示其對於良率的影響權重超過了20%。因為晶圓表面的缺陷一般是隨機的，出現在哪是看它心情的，如果恰好不在晶片電路區域，那麼皆大歡喜，不會影響到良率。
由於良率一般都是各家工藝廠的機密，若非主動公布，外界一般是通過推算來得到他們的良率指標，所以廠家公布的缺陷密度的降速——D0可以看做是良率提升速度的風向標。
除了缺陷密度外，晶片製造中的良率提升速度的常見的變數主要有：晶片尺寸，電路設計的複雜度（集成度，電晶體密度等），製程步驟的數量等。
一般來說晶片尺寸比較一致; 而電路設計的複雜度取決於能不能獲取NB的客戶來幫忙「試驗工藝」以迅速提升工藝成熟度。這都屬於外部因素。
對於代工廠而言，缺陷密度和製程步驟的數量則是自己能控制的關鍵指標， 步驟越多，製程本身以及各個步驟整合時出現缺陷和偏差的機率也就越大。可以認為，製程步驟的控制是良率提升的重中之重。
然而隨著製程的複雜度加劇，工藝步驟的增加完全剎不住，步驟的精簡合併也是工藝後期優化的一個重要著力點。
而減少工藝步驟最立竿見影的方法就是EUV的引入。
在沒有EUV或EUV不足的空窗期，臺積電和三星的7nm都在中道接觸孔和金屬後道的低層（如M0,M1)金屬的製造上避開了複雜度極高的四重曝光技術，而英特爾則很「偏執」在10nm下使用了四重曝光技術，這使得他們使用193nmDUV光刻機的10nm的相關參數達到甚至超過了使用了13.5nmEUV光刻機的三星臺積電7nm的水準，但是這複雜度也導致了英特爾10nm的良率和產能一直起不來，直到今年九月才發布了全系10nm的第十一代處理器Tiger Lake（從CPU和GPU表現看，算是一屁股坐到了牙膏管上。）這番進步是因為四重曝光的技術得到了切實突破還是因引入了EUV光刻機所帶來的，目前還無法確認。
EUV的引入，使得多重曝光工序得以大大的簡化，同樣的特徵尺寸現在使用單次曝光即可完成，這將使製造缺陷出現的機率大幅降低。臺積電5nm同期良率提升速度這麼快，和EUV光刻機的大規模部署有極大的關聯。
在7nm量產時，臺積電三個季度即將缺陷率降到了0.09個/cm²，六個季度完成了營收和產能的爬坡，創造了業界的提升記錄，其實這個標準已經獨步於業界，之前看資料說是常見的D0標準是0.5個/cm²，而正常的爬坡一般是以年為單位（當然也包括臺積電早期的製程）。這樣的爬升速度，這也是龍頭的規模優勢帶來的好處之一。
然而從臺積電新發布的數據來看，他們5nm的缺陷率在量產（MP，massive production）的起點已經接近於0.1個/cm²了，大概率會在量產後一個季度就將D0降至0.09個/cm²，將7nm時所創造的記錄又提前2個季度。
這個EUV光刻機的大量部署及應用有直接關係。
在臺積電高調宣布其5nm製程在EUV光刻機的加持下，正處加速衝刺之時，市場卻傳出三星的好基友高通不滿於三星5nm低良率，準備將產品線全部移到臺積電去的新聞。
為什麼不高？ 7nm以下製程的實際生產，都是EUV光刻機和DUV光刻機混用，各司其職（追求極致尺寸的關鍵層用EUV，其他層用DUV）。EUV光刻機在工序中的使用比重隨著製程的先進性的提高而逐漸增加的，也就是說5nm製程對於EUV光刻機的需求遠遠大於7nm，EUV光刻機的不足將直接影響到最終的產能。
需要強調的是良率低不代表晶片本身質量低，而是晶圓裡的廢片太多，使得整體產能太低，單晶片的成本太高。
按道理，三星今年也分到了不少的EUV，大家都在等著他們出來挽留高通的時候，三星卻宣布，他們要將大量裝備了EUV光刻機的平澤工廠二號線，用於其DRAM產品—16G LPDDR5的量產。
媒體說，在LPDDR5貨撲開佔據了市場優勢後，還將引入NAND快閃記憶體的生產。看出來了吧，儘管這三星5nm,3nm,2nm的路線圖發布得嗖嗖的，胸脯拍得砰砰直響，但是他們的親兒子還是只有一個，那就是存儲晶片。
不過這也沒辦法，從三星產能和營收佔比上看，三星半導體在2020年一季度的營收是139億美元，其中晶圓代工營收僅佔了30億美元。存儲晶片就是三星半導體的大腿，代工廠感覺也就是個為DRAM/NAND未來技術研發所準備的試驗線，驗證技術，順便掙點外快，能把大老闆三星電子自己要用的處理器之類的產夠就行了。
而今年市場熱度火得一塌糊塗的LPDDR5是明年乃至後年的市場明星級產品，目前除了三星，只有美光有量產能力，通常來說10nm是DRAM產品的製程物理極限，而美光還沒用到EUV光刻機（並且美光目前出貨給客戶的LPDDR5內存容量為6GB、8GB和12GB。)
在EUV加持下，三星LPDDR5的容量/面積和功耗，短期內將沒有對手，SK海力士儘管也有部署EUV光刻機的打算，但他們目前LPDDR5還沒開始量產。
這才是在存儲晶片領域市佔已超過50%的三星必須要保證的優勢賽道，事關重大。
對於三星的代工事業來說，後面怎麼走呢？有條新聞可以串起來看，前陣出盡風頭的Nvidia新發的RTX30系列，都是以三星的8nm製程為主（儘管Graphic DDR用的是美光），老黃的貨可都不是小批量產品。
而8nm及以上製程都是不需要使用到EUV光刻機的。這信號已經很明顯了。
儘管三星的晶圓月產能常年都是全球第一，截止2019年底，其月產能可以達到290萬片（等效200mm）佔到全球份額的15%，其中存儲晶片（DRAM和NAND）佔了其中的67%，其7nm EUV代工的月產能僅為1萬片，連業界常用的2萬片盈虧平衡點都沒達到(成熟工藝）。
臺積電的月產能為250萬片，佔全球份額的12.8%，全是商業代工，其中28nm以下製程佔了將近40%，從之前數據看臺積電目前7nm的月產能為10萬~14萬片之間，5nm產能在5萬片上下。
臺積電5nm的一家獨大已不可逆轉，兩家的產能差距將越甩越大，完全不是一個級別。在玩家越玩越少的先進位程角逐上，三星明顯放慢了前進的步伐。
先進位程的研發和量產一旦領先，就意味著擁有了很高的議價權。比如臺積電的毛利率比其他代工廠高2倍左右，能超過50%，這與其16nm以下先進位程在總營收佔比超過55%（7nm又佔了其中的35%）有莫大的關係。
這也是為什麼7nm製程在2018年第三季度開始量產，臺積電卯足馬力衝刺良率爬坡的原因，供不應求的市場更是一個贏家通吃的市場。（當然臺積電能衝刺成功，也是踏實耕耘，厚積薄發的結果。）
同樣在存儲晶片領域，特別是LPDDR5相關的市場裡如果拿到了市場先機，也就等於拿到了一枚市場的金鑰匙。存儲晶片在全球半導體市場的營收佔比就沒跌出過30%，其中三星更是佔了50%以上，在低端存儲器市場狀況日益惡化的情況下，LPDDR5的價值自不用多說。
儘管在晶圓代工的營收上面，臺積電是一騎絕塵，比如2020年1季度，臺積電的營收為102億美元，佔了全球代工領域營收的54.1%，排第二的三星代工業務僅有30億美元左右。
但放眼整個三星半導體，他們這季的營收是139億美元，落後於英特爾，位居全球第二，孰輕孰重，決策層如何取捨，一目了然，三星的只不過做了他們該做的事罷了。
兩手抓，兩手都要硬，其實是三星半導體一貫的做法，自打三星進入代工行業以來，對於先進工藝的追逐都是不遺餘力的，不然也不會成為IBM製造技術聯盟的帶頭大哥。但是無論三星多麼的富可敵國，也改變不了ASML的EUV光刻機供應不足的現狀。
在這樣的局面下，三星自然要在存儲晶片和代工龍頭之間做出一些取捨。那麼三星的決策是不是「鼠目寸光」，只圖眼前利益？自然不是。
半導體產業排名第二的三星和排名第一的英特爾一樣，主業不是代工，而是產品。
其工藝研發及產能的擴張是需要以產品及市場為指導的，IDM廠的客戶就是自己，不太可能像純代工廠一樣，產能利用率做到80%多，就敢去擴大產能的（除非有地方買單）。
若不能審時度勢，步步為營，反而是有些過於冒失，本末倒置。何況，三星對於先進技術的研發只是放慢了腳步，而不是止步。好戲依然在後面呢。