串擾（CrossTalk)是指PCB上不同網絡之間因較長的平行布線引起的相互幹擾，主要是由於平行線間的分布電容和分布電感的作用。克服串擾的主要措施有：
加大平行布線的間距，遵循3W規則。在平行線間插入接地的隔離線。減小布線層與地平面的距離。3W規則
為了減少線間串擾，應保證線間距足夠大，當線中心間距不少於3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。
實際PCB設計中，3W規則並不能完全滿足避免串擾的要求。
按實踐經驗，如果沒有屏蔽地線的話，印製信號線之間大於lcm以上的距離才能很好地防止串擾，因此在PCB線路布線時，就需要在噪聲源信號（如時鐘走線）與非噪聲源信號線之間，及受EFTlB、ESD等幹擾的「髒「線與需要保護的「乾淨」線之間，不但要強制使用3W規則，而且還要進行屏蔽地線包地處理，以防止串擾的發生。
此外，為避免PCB中出現串擾，也應該從PCB設計和布局方面來考慮，例如：
1.根據功能分類邏輯器件系列，保持總線結構被嚴格控制。
2.最小化元器件之間的物理距離。
3.高速信號線及元器件（如晶振）要遠離I/()互連接口及其他易受數據幹擾及耦合影響的區域。
4.對高速線提供正確的終端。
5.避免長距離互相平行的走線布線，提供走線間足夠的間隔以最小化電感耦合。
6.相臨層（微帶或帶狀線）上的布線要互相垂直，以防止層間的電容耦合。
7.降低信號到地平面的距離間隔。
8.分割和隔離高噪聲發射源（時鐘、I/O、高速互連），不同的信號分布在不同的層中。
9.儘可能地增大信號線間的距離，這可以有效地減少容性串擾。
10.降低引線電感，避免電路使用具有非常高阻抗的負載和非常低阻抗的負載，儘量使模擬電路負載阻抗穩定在loQ～lokQ之間。因為高阻抗的負載將增加容性串擾，在使用非常高阻抗負載的時候，由於工作電壓較高，導致容性串擾增大，而在使用非常低阻抗負載的時候，由於工作電流很大，感性串擾將增加。
11.將高速周期信號布置在PCB酌內層。
12.使用阻抗匹配技術，以保BT證信號完整性，防止過衝。
13.注意對具有快速上升沿(tr≤3ns)的信號，進行包地等防串擾處理，將一些受EFTlB或ESD幹擾且未經濾波處理的信號線布置在PCB的邊緣。
14.儘量採用地平面，使用地平面的信號線相對於不使用地平面的信號線來說將獲得15～20dB的衰減。
15.信號高頻信號和敏感信號進行包地處理，雙面板中使用包地技術將獲得10～15dB的衰減。
16.使用平衡線，屏蔽線或同軸線。
17.對騷擾信號線和敏感線進行濾波處理。
18.合理設置層和布線，合理設置布線層和布線間距，減小並行信號長度，縮簡訊號層與平面層的間距，增大信號線間距，減小並行信號線長度（在關鍵長度範圍內），這些措施都可以有效減小串擾。
（內容整理自網絡，版權歸原作者所有）