中文技術支持論壇網友分享——一個通信設備硬體工程師應該具備的六大基本能力和知識，小夥伴們都來看看，這6大基本能力你都具備不？
一方面，通信技術，標準，晶片更新的太快了，快到你根本來不及系統的了解它，只能通過特定的項目，需求進行了解；另一方面對於公司來說，需要做的硬體產品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 沒有人是什麼都懂的，都需要能夠結合客戶的需求，選擇的晶片方案進行詳細了解，尤其對於接口協議和電氣特性。
通信設備，顧名思義，就是用來實現多種通信協議（比如T1， E1， V.35，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用協議）實現通信的設備，各種電路，PCB板，電源都是為了通信協議服務的。
通信協議一般都是由晶片實現，要麼是成熟的 ASIC，要麼是自己開發的FPGA/CPLD，晶片工程師或者FPGA工程師比硬體工程師跟靠近通信協議，他們需要對於通信協議理解很透徹，實現各種邏輯上的狀態機以及滿足協議規定的電氣參數標準。按照OSI的七層模型，硬體工程師尤其需要專注於一層物理層和二層數據鏈路層的協議標準，以 Ethernet距離，物理層是由PHY/transceiver晶片完成，數據鏈路層是由MAC/switch 晶片完成，對於從事Ethernet相關開發的硬體工程師來說，需要對於PHY和Switch晶片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，信號頻率到幀格式，轉發處理邏輯，VLAN等等。
對於傳統PDH/SDH/SONET設備就更是如此，PDH/SDH/SONET是更硬體的設備，就是說主要協議都是通過ASIC實現的，軟體的功能主要是管理，配置，監視，告警，性能，對於硬體工程師來說，必須要熟悉使用的相關協議和接口標準，尤其對於電氣規範，眼圖模板，這樣在設計驗證的時候才能胸有成竹。
誠如軟體設計一樣，好的軟體設計需要好的設計文檔，明確需求，實現什麼功能，達到什麼驗收標準，隨著晶片集成度的增加，接口速率的提高，單板複雜度的提高，硬體設計也越來越複雜以及對應熱穩定性，可靠性，電磁兼容，環境保護的要求，已經不是通過小米加步木。倉的遊擊戰可以解決了，每一個硬體項目都是一場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文檔。
對於硬體工程師來說，最重要的文檔有兩個：一個是硬體設計規範（HDS ： hardware design specification）和硬體測試報告（一般叫EVT：Engineering Validation& Test report或者DVT： Design Validation & Test report），對於HDS的要求是內容詳實，明確，主晶片的選擇/硬體初始化，CPU的選擇和初始化，接口晶片的選擇/初始化/管理，各晶片之間連接關係框圖（Block Diagram），DRAM類型/大小/速度，FLASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓撲，RTC的使用，內存映射（Memory map）關係， I2C器件選擇/拓撲，接口器件/線序定義，LED的大小/顏色/驅動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。
對於DVT來說，要求很簡單也很複雜：板卡上有什麼接口，晶片，主要器件，電路，就要測試什麼，尤其在板卡正常工作的情況下的電源/電壓/紋波/時序，業務接口的眼圖/模板，內部數據總線的信號完整性和時序（如MII， RGMII， XAUI， PCIe，PCM bus， Telecom Bus， SERDES， UART等等），CPU子系統（如時鐘，復位，SDRAM/DDR，FLASH接口）。
好的硬體工程師無論是做的文檔還是報導都是令人一目了然，這個硬體系統需要用什麼方案和電路，最後驗證測試的結果如何。內容詳實，不遺漏各種接口/電路；簡單名了，不說廢話；圖文並茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。
儀表包括電烙鐵，萬用表，示波器，邏輯分析儀，誤碼儀，傳輸分析儀，乙太網測試儀Smartbits/IXIA，熱量計，衰減器，光功率計，射頻信號強度計等等；軟體包括Office（Outlook，Word， Excel， PowerPoint， Project， Visio），PDF，常用原理圖軟體Pads或者OrCAD，常用PCB軟體Pads或者Allegro，Allegro Viewer，電路仿真軟體PSPICE，信號仿真軟體HyperLynx等等。
無論儀表還是軟體，在政治經濟學裡說都是生產工具，都是促進生產力提高的，作為硬體工程師來說，這些儀表和軟體就是手中的木。倉炮，硬體工程師很大一部分能力的體現都在與儀表和軟體的使用上，尤其對於原理圖軟體和示波器的使用，更是十分重要，原理圖軟體的使用是硬體設計的具體實現，通過一個個器件的擺放，一個個NET的連接，構成了是十分複雜的硬體邏輯軟體，是整個硬體設計的核心工作，任何一個原理圖上的失誤和錯誤造成的損失都是巨大的，真是「如履薄冰，戰戰兢兢」。
另外，原理圖軟體的使用還體現在原理圖的美觀上，好的設計，簡單明了，注釋明確，無論是誰，順著思路就能很快搞清楚設計意圖，需要特別注意之處，不好的設計，東一個器件，西一個器件，沒有邏輯，命名怪異，難以理解，日後維護起來相當麻煩；示波器在所有測試儀表之中，對於硬體工程師是最重要的，無論原理圖還是PCB都是設計工作，但是任何設計都需要仔細的驗證測試，尤其在信號方面，都需要大量的示波器工作，不會正確的使用示波器根本談不上正確的驗證，接地有沒有接好，測試點的選擇，觸發的選擇，延時的選擇，幅度、時間的選擇，都決定著測試的結果。如果錯誤的使用示波器必然帶來錯誤的測試結果，這種情況下，有可能本來是錯誤的設計被誤認為是正確的，帶來巨大的隱患；本來是正確的設計被誤認為是錯誤的，帶來大量的時間精力浪費。
隨著晶片集成度的提高，硬體設計似乎變簡單了。首先是邏輯連接，其次考慮信號完整性需要的串行電阻選擇和並行電容選擇，電源濾波，退耦。不過對於好的硬體工程師來說，簡單的邏輯連接（這個晶片的同樣總線的輸出接另一個晶片的輸入，等等），只是硬體設計的最基本技能，電路是晶片功能，通信協議和各種軟體的載體，沒有對電路的深入理解，根本談不上對硬體設計的深入理解，尤其對於晶片後面列的電氣性能參數或者離散器件各種參數的理解，胡亂亂接，可能在3.3V的總線上可以工作，但是現在工作電壓已經降到1V了，什麼概念，信號線上的噪聲都已經大到可以使採樣出現誤判了，隨著信號速率的提高和工作電壓的降低，數位訊號已經越來越模擬化了，這就需要對於PCB的阻抗，容抗，感抗，離散器件（電阻，電容，電感，二極體，三極體，MOSFET，變壓器等），ASIC的接口電氣參數深入了解，這都需要對電路原理，模擬電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根本談不上對於電容，電感，串擾，電磁輻射的理解。
尤其對於電源電路設計上，現在晶片電壓多樣化，電壓越來越低，電流越來越大，運營商對於通信設備功耗的嚴格要求，散熱要求，對於電源設計的挑戰越來越大。可以說，對於一個硬體設計來說，40%的工作都是在於電源電路的原理圖/PCB設計和後期測試驗證，電源電路設計是硬體工程師電路能力的集中體現，各種被動器件、半導體器件、保護器件、DC/DC轉換典型拓撲，都有很多參數，公式需要考慮到，計算到。
硬體工程師在一個硬體項目中，一般處於Team leader的作用，要對這個硬體項目全權負責，需要協調好PCB工程師，結構工程師，信號完整性工程師，電磁兼容工程師等各種資源，並與產品經理，項目經理，軟體工程師，生產工程師，採購工程師緊密配合，確保各個環節按部就班，需要對整個項目計劃瞭然於胸，各個子任務的發布時間，對於可能出現的技術難題和風險的估計，控制。
對於外部來說，硬體工程師還要與晶片的分銷商，FAE處理好關係，爭取獲得更大的技術支持和幫助；與EMC實驗室，外部實驗室打好交道，獲得更靈活的測試時間和更多的整改意見。