差動放大器(減法器)的共模抑制比
2021-02-19 AnalogCircuitTechnology差動放大器（減法器）能夠消除共模信號而只調理差模信號，這種功能稱為共模抑制（CMR），故常用於檢測高共模的微小的模擬信號。典型的差動放大器一般由四個電阻和一個運算放大器組成。
需要注意，差動放大器和差分放大器不同。差動放大器通常將差分信號轉換為單端信號，而差分放大器可將單端信號或差分信號轉換為差分信號。
另外，儀表放大器與差動放大器結構相似，但在輸入端結構有所不同。輸入端結構的不同導致儀表放大器的共模抑制比（CMRR）優於差動放大器。
共模抑制比
共模抑制比CMRR，指放大電路的差模增益Aud與共模增益Auc的比值。共模抑制比越大，放大電路的精度越高。
CMRR有兩種表示方法，如下，常用對數形式表示。為區別，CMR用來表示對數結果。
差動放大器電路分析
差動放大器的典型工作結構如圖1。
考慮理想的情況，V1和V2為理想電壓源，R1、R2、R3、R4無誤差且R2/R1與R4/R3一致，即增益完全匹配，運算放大器為理想運算放大器。理想的工作條件下，CMR無窮大。
在現實條件中，電壓源、電阻網絡、運算放大器都是非理想元件。因此，這三種元件的實際特性導致CMR的降低。
運算放大器的CMR典型值為70dB至120dB，這電路設計無關，不在此討論。有興趣的同學可以參考ADI的技術指南MT-042。
本文主要討論電壓源和電阻網絡對CMR的影響。
由圖1容易得出：
定義：
則由式[3]，式[4]，式[5]得下式：
再次定義：
則由式[6]得下式：
不匹配的電阻網絡顯然會將共模信號串入輸出端，下面來具體分析差模增益和共模增益，並計算不匹配的電阻網絡對CMR的影響：
由式[7]和式[8] 顯然可得，Rin1和Rin2並不相同。
非理想電壓源的內阻不為零，且同相端和反相端的電壓源內阻也不能保證完全相同。
由以上兩點可以得出，共模幹擾會通過電壓源內阻和不匹配的輸入阻抗串入電路，降低CMR。
若將同相端及反相端的電壓源內阻分別計入R3和R1,則可將非理想電壓源對CMR的影響也歸為不匹配的電阻網絡對CMR的影響。
一個放大電路的CMR由CMR最低的環節決定。針對導致CMR降低的3個原因，提出3點改善建議：
1.選用CMR較高的運算放大器
2.選用匹配精度較高的電阻網絡
3.輸入信號加緩衝放大器，提高內阻匹配度
以上3點改善建議，其實就是儀表放大器的雛形。參考MT-061。
參考文獻：
1.運算放大器差動輸入狀態下輸入阻抗的分析，叢寶林
2.MT-061，www.analog.com
3.MT-068，www.analog.com
4.MT-042，www.analog.com
5.MT-043，www.analog.com
6.通過精確匹配的電阻網絡提高差分放大器的共模抑制比，www.analog.com
7.LT5400, www.analog.com
版本：
V1.0
轉載請註明來源 AnalogCircuitTechnology
相關焦點
-
信號源內阻對差動放大電路共模抑制比的影響分析與改善方法
《差動放大電路中電阻誤差對電路共模抑制比的影響與蒙特卡洛分析》一文,介紹在差動放大電路設計時匹配電阻精度造成的影響,而在差動放大電路應用中還有一個不可忽略的因素——信號源內阻。本篇對信號源內阻在差動放大電路的共模抑制比影響進行理論分析,並提供改善方法,同時結合仿真驗證。 -
儀表放大器與運算放大器的區別是什麼?
像前面的電路一樣，上圖中A1 和A2 運算放大器緩衝輸入電壓。然而，在這種結構中，單個增益電阻器RG連接在兩個輸入緩衝器的求和點之間，取代了帶緩衝減法器電路的R6和R7。由於每個放大器求和點的電壓等於施加在各自正輸入端的電壓，因此，整個差分輸入電壓現在都呈現在RG兩端。 -
技術分析:差動放大電路中電阻誤差對電路共模抑制比的影響與...
如《放大器共模抑制比（CMRR）參數評估與電路共模抑制能力實例分析》中案例，由於電阻誤差導致電路共模抑制能力下降，是使用通用放大器組建差動放大電路的常見問題之一。工程師常常疑惑1%誤差的電阻對共模抑制比產生的影響有多大？本篇將詳細討論，並配合LTspice中蒙特卡洛分析進行仿真。 -
儀表放大器和運算放大器優缺點對比
什麼是儀表放大器 這是一個特殊的差動放大器，具有超高輸入阻抗，極其良好的CMRR，低輸入偏移，低輸出阻抗，能放大那些在共模電壓下的信號。 隨著電子技術的飛速發展，運算放大電路也得到廣泛的應用。儀表放大器是一種精密差分電壓放大器，它源於運算放大器，且優於運算放大器。 -
放大器共模抑制比參數評估與電路共模抑制能力分析
許多硬體工程師會將放大器的共模抑制比視為最難掌握的直流參數,首先因為定義所涉及的因子容易產生混淆;其次,掌握了共模抑制比的定義,按其字面理解難以在設計中直接使用;最後,掌握了放大器的共模抑制比參數的評估方法,不代表可以在應用電路對共模信號實現有效抑制。 -
放大器共模抑制比參數評估與電路共模抑制能力實例分析
許多硬體工程師會將放大器的共模抑制比視為最難掌握的直流參數，首先因為定義所涉及的因子容易產生混淆；其次，掌握了共模抑制比的定義，按其字面理解難以在設計中直接使用；最後，掌握了放大器的共模抑制比參數的評估方法，不代表可以在應用電路對共模信號實現有效抑制。 -
分立差動放大器與集成解決方案
經典的分立差動放大器設計非常簡單。一個運算放大器和四電阻網絡有何複雜之處？但是，這種電路的性能可能不像設計人員想要的那麼好。 -
提高差分放大器的共模抑制比,電阻的選擇很關鍵哦~
傳統的差分放大器電路。 理想情況下，差分放大器電路中的電阻應仔細選擇，其比值應相同 (R2/R1 = R4/R3)。這些比值有任何偏差都將導致不良的共模誤差。差分放大器抑制這種共模誤差的能力以共模抑制比(CMRR) 來表示。它表示輸出電壓如何隨相同的輸入電壓（共模電壓）而變化。 -
經典差動放大器應用電路詳解
經典的四電阻差動放大器 （Differential amplifier，差分放大器） 似乎很簡單，但其在電路中的性能不佳。本文從實際生產設計出發，討論了分立式電阻、濾波、交流共模抑制和高噪聲增益的不足之處。 差分放大電路具有電路對稱性的特點，此特點可以起到穩定工作點的作用，被廣泛用於直接耦合電路和測量電路的輸入級。 -
可在低電壓下實現高共模抑制比的儀表放大器
本設計提出的一種交流耦合儀表放大器，具有很大的共模抑制比(CMRR)、很寬的直流輸入電壓容限以及一階高通特性。這些特性大多是由高增益第一級設計提供的。電路採用普通參數值和普通容限的元件。圖1a示出簡化的放大器電路。該電路的一般原理是電容器C和電阻器R3對輸入信號進行緩衝和交流耦合。第二級由兩個差動放大器AD組成。每個差動放大器放大差動輸入信號的一半。 -
IC設計基礎課程——CMOS差動放大器版圖設計
####################################### 差動放大器（differential amplifier) 將兩個對稱放大器件接在一起，理想情況下，輸出信號u0隻與一對輸入信號uI1、uI2的差值有關的放大單元，又稱差動放大器。 -
不同差分放大器公式
然後差分放大器放大兩個電壓之間的差異，使這種類型的操作放大器電路a減法器與求和放大器不同，後者將輸入電壓相加或相加。 惠斯通電橋差動放大器 > 標準差分放大器電路現在通過「比較」成為差分電壓比較器「一個輸入電壓到另一個。 -
IC設計基礎課程——CMOS差動放大器各MOS(W/L)設計
####################################### 差動放大器（differential amplifier) 將兩個對稱放大器件接在一起，理想情況下，輸出信號u0隻與一對輸入信號uI1、uI2的差值有關的放大單元，又稱差動放大器。 -
一種高共模抑制比儀用放大電路的設計
摘薹 本文針對傳統儀用放大電路的特點，介紹了一種高共模抑制比儀用放大電路，通過提取共模輸入電壓，引入若模負反饋，大大提高了通用儀表放大器的共模抑制能力。 -
深入了解差動放大器電路設計原理 —電路圖天天讀(117)
經典的四電阻差動放大器似乎很簡單，但其在電路中的性能不佳。本文從實際生產設計出發，討論了分立式電阻、濾波、交流共模抑制和高噪聲增益的不足之處。大學裡的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然後將它們進行組合，構建差動放大器。圖 1 所示的 經典四電阻差動放大器非常有用，教科書和講座 40 多年來一直在介紹該器件。 -
模擬工程—電路設計指導手冊:運算放大器②
電路同相放大器電路反相求和電路差分放大器（減法器）電路①兩級運算放大器儀表放大器電路②三級運算放大器儀表放大器電路③積分器電路④微分器電路⑤電流感應>採用全差分放大器的差分輸入至差分輸出電路使用全差分放大器設計單端輸入至差分輸出電路比較器信號與時鐘恢復電路具有和不具有遲滯的比較器電路 -
差分放大器解決方案
差分放大器是能把兩個輸入電壓的差值加以放大的電路。能把兩個輸入電壓的差值加以放大的電路，也稱差動放大器。這是一種零點漂移很小的直接耦合放大器，常用於直流放大。 它可以是平衡(術語"平衡"意味著差分)輸入和輸出，也可以是單端(非平衡)輸入和輸出，常用來實現平衡與不平衡電路的相互轉換，是各種集成電路的一種基本單元。 -
共模抑制比和輸入阻抗高的儀表用差動放大電路
電路的功能一個OP放大器構成的高增益差動放大器輸入電阻較低，作為信號源電阻高的傳感放大器使用會受到限制。本電路是儀表用差動放大器的最基本電路，具有多種特點。如可以提高輸入電阻，提高共模抑制比待。OP放大器A1，A2採用了性能相近的器件，這樣可以簡化溫度補償電路；只須改變一個電阻即可自由選定增益。本電路也可作為通用直流放大使用。 -
共模抑制比和輸入阻抗高的儀表用差動放大電路及其工作原理
本文引用地址：http://www.eepw.com.cn/article/201610/308261.htm一個OP放大器構成的高增益差動放大器輸入電阻較低，作為信號源電阻高的傳感放大器使用會受到限制。 -
儀表放大器的簡介
隨著電子技術的飛速發展，運算放大電路也得到廣泛的應用。儀表放大器是一種精密差分電壓放大器，它源於運算放大器，且優於運算放大器。儀表放大器把關鍵元件集成在放大器內部，其獨特的結構使它具有高共模抑制比、高輸入阻抗、低噪聲、低線性誤差、低失調漂移增益設置靈活和使用方便等特點，使其在數據採集、傳感器信號放大、高速信號調節、醫療儀器和高檔音響設備等方面倍受青睞。