越來越多的應用，例如過程控制、稱重等，都需要高解析度、高集成度和低價格的ADC。 新型Σ-Δ轉換技術恰好可以滿足這些要求。然而，很多設計者對於這種轉換技術並不十分了解，因而更願意選用傳統的逐次比較ADC。Σ-Δ轉換器中的模擬部分非常簡單(類似於一個1bit ADC)，而數字部分要複雜得多，按照功能可劃分為數字濾波和抽取單元。由於更接近於一個數字器件，Σ-ΔADC的製造成本非常低廉。
一、Σ-ΔADC工作原理
要理解Σ-ΔADC的工作原理，首先應對以下概念有所了解：過採樣、噪聲成形、數字濾波和抽取。
1. 過採樣
首先，考慮一個傳統ADC的頻域傳輸特性。輸入一個正弦信號，然後以頻率fs採樣--按照 Nyquist定理，採樣頻率至少兩倍於輸入信號。從FFT分析結果可以看到，一個單音和一系列頻率分布於DC到fs /2間的隨機噪聲。這就是所謂的量化噪聲，主要是由於有限的ADC解析度而造成的。單音信號的幅度和所有頻率噪聲的RMS幅度之和的比值就是信號噪聲比(SNR)。對於一個Nbit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。為了改善SNR和更為精確地再現輸入信號，對於傳統ADC來講，必須增加位數。
如果將採樣頻率提高一個過採樣係數k，即採樣頻率為kfs，再來討論同樣的問題。FFT分析顯示噪聲基線降低了，SNR值未變，但噪聲能量分散到一個更寬的頻率範圍。Σ-Δ轉換器正是利用了這一原理，具體方法是緊接著1bit ADC之後進行數字濾波。大部分噪聲被數字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低解析度ADC，Σ-Δ轉換器也可獲得寬動態範圍。
那麼，簡單的過採樣和濾波是如何改善SNR的呢?一個1bit ADC的SNR為7.78dB(6.02+1.76)，每4倍過採樣將使SNR增加6dB，SNR每增加6dB等效於解析度增加1bit。這樣，採用1bit ADC進行64倍過採樣就能獲得4bit解析度;而要獲得16bit解析度就必須進行415倍過採樣，這是不切實際的。Σ-Δ轉換器採用噪聲成形技術消除了這種局限，每4倍過採樣係數可增加高於6dB的信噪比。
2. 噪聲成形
通過圖1所示的一階Σ-Δ調製器的工作原理，可以理解噪聲成形的工作機制。
圖1 Σ-Δ調製器
Σ-Δ調製器包含1個差分放大器、1個積分器、1個比較器以及1個由1bit DAC(1個簡單的開關，可以將差分放大器的反相輸入接到正或負參考電壓)構成的反饋環。反饋DAC的作用是使積分器的平均輸出電壓接近於比較器的參考電平。調製器輸出中"1"的密度將正比於輸入信號，如果輸入電壓上升，比較器必須產生更多數量的"1"，反之亦然。積分器用來對誤差電壓求和，對於輸入信號表現為一個低通濾波器，而對於量化噪聲則表現為高通濾波。這樣，大部分量化噪聲就被推向更高的頻段。和前面的簡單過採樣相比，總的噪聲功率沒有改變，但噪聲的分布發生了變化。
現在，如果對噪聲成形後的Σ-Δ調製器輸出進行數字濾波，將有可能移走比簡單過採樣中更多的噪聲。這種調製器(一階)在每兩倍的過採樣率下可提供9dB的SNR改善。
在Σ-Δ調製器中採用更多的積分與求和環節，可以提供更高階數的量化噪聲成形。例如，一個二階Σ-Δ調製器在每兩倍的過採樣率下可改善SNR 15dB。圖2顯示了Σ-Δ調製器的階數、過採樣率和能夠獲得的SNR三者之間的關係。
圖2 SNR與過採樣率的關係
3. 數字濾波和抽取
Σ-Δ調製器以採樣速率輸出1bit數據流，頻率可高達MHz量級。數字濾波和抽取的目的是從該數據流中提取出有用的信息，並將數據速率降低到可用的水平。
Σ-ΔADC中的數字濾波器對1bit數據流求平均，移去帶外量化噪聲並改善ADC的解析度。數字濾波器決定了信號帶寬、建立時間和阻帶抑制。
Σ-Δ轉換器中廣泛採用的濾波器拓撲是SINC3，一種具有低通特性的濾波器。這種濾波器的一個主要優點是具有陷波特性，可以將陷波點設在和電力線相同的頻率，抑制其幹擾。陷波點直接相關於輸出數據速率(轉換時間的倒數)。SINC3濾波器的建立時間三倍於轉換時間。例如，陷波點設在60Hz時(60Hz數據速率)，建立時間為3/60Hz=50ms。有些應用要求更快的建立時間，而對解析度的要求較低。對於這些應用，新型ADC諸如MAX1400系列允許用戶選擇濾波器類型SINC1或SINC3。SINC1濾波器的建立時間只有一個數據周期，對於前面的舉例則為1/60Hz=16.7ms。由於帶寬被輸出數字濾波器降低，輸出數據