Author:Jackie Long
模擬開關（Analogswitches）是利用模擬器件（JFET或MOS）的特性實現控制信號通路的開關，主要用來完成信號鏈路連接或斷開的切換功能。由於它具有功耗低、速度快、無機械觸點、體積小和使用壽命長等特點，因而，在自動控制系統和計算機中得到了廣泛應用。
模擬開關是一種三穩態電路，它可以根據選通控制的電平，決定輸入與輸出的連接狀態。當選通控制處在使能狀態時，輸出端與輸入端是導通狀態的；當選通控制處在非使能狀態時，輸出與輸入是阻斷狀態時，此時，無論輸入信號如何變化，模擬開關輸出均呈高阻狀態。
最基本的模擬開關結構如下圖所示：
其中，Q1為N溝通JFET（JunctionField-Effect Transistor，結型場效應電晶體），當VGS=0時，源極與漏極之間是導通的，如下圖所示：
此時的電路等效如下圖所示：
其中，電阻RDS(ON)表示N溝通JFET導通時的漏-源導通電阻rDS(on)（Static Drain Source On Resistance），也是模擬開關的通態電阻RON（」ON」 Resistance），此時負載RL兩端的電壓如下式：
對於多通道的模擬開關晶片，每個通道都有一個通態電阻RON，這些通態電阻之間的差值稱為ΔRON（Δ」ON」 Resistance Between any two switches）。
模擬開關有一個最大開關電流，即飽和漏極電流IDSS（Zero Gate voltage Drain Current），但有些數據手冊中沒有這個參數，一般在幾百毫安以內。
當柵-源電壓VGS<VGS(OFF)（柵-源夾斷電壓，一般在-1V～-10V）時，源極與漏極之間是斷開的，如下圖所示：
此時電路等效如下：
其中，電阻RDS(OFF)表示模擬開關斷開時呈現的阻值，應足以達到抑制相鄰兩個信號鏈路相互幹擾，此時負載RL兩端的電壓如下式：
我們通常將模擬開關表示如下圖所示：
其中，O/C表示模擬開關控制引腳（Open/Close）
用P溝通JFET也可以組成模擬開關，但目前最常用的還是用MOSFET構成的開關，因為MOS技術是大規模數字集成電路的基礎，這樣可以在同一工藝下將模擬與數字功能實現在同一塊晶片上，如下所示：
但是，無論是JFET或MOS構成的模擬開關，它們導通時漏-源通態電阻RDS(ON)都與柵-源電壓VGS有關，而在輸入信號Ui的變化過程中，VGS也是一直隨之變化的，如下圖所示：
在信號的傳輸過程中，真正施加在MOS管柵-源兩極的電壓VGS=-（15V-UO），而UO是與Ui相關的，如果輸入信號Ui足夠大的話，甚至會在信號傳輸過程中將MOS管關斷，這顯然不是我們想要的結果，因為我們的目標是得到一個恆定的（或比較恆定的）導通電阻RON。我們當然也希望導通電阻越小越好，但是在很多應用中，模擬開關的恆定通態電阻（導電率）是最重要的，也就是通態阻抗平坦度RDS(flat)，因為它關乎輸出電壓的精度。
比如，用高精度ADC（模數轉換器）進行多路電壓信號採集時，模擬開關的導通電阻RON不必強制要求有多小，但只要它們的導通電阻RON是恆定的，可以在算法上將其帶來的誤差清除。
用一對互補MOSFET（即CMOS）即可消除這些缺點，它的結構如下圖所示：
當O/C控制引腳為高電平時，Q1（PMOS）因柵-源電壓VGS<VGS(ON)而導通（PMOS的導通閾值為負電壓），同樣，Q2（NMOS）因柵-源電壓VGS>VGS(ON)而導通（NMOS的導通閾值為正電壓），如下圖所示：
此時模擬開關的導通電阻為兩個MOS管導通電阻RDS(ON)的並聯，它們的特性曲線如下圖所示：
NMOS管在信號比較低時的導通電阻較小，而PMOS管則在輸入信號較高時的導通電阻較小，兩個電阻並聯後，則在整個信號的有效範圍內都比較低。
當O/C控制引腳為低電平時，兩個MOS管均為阻斷狀態，如下圖所示：
有些數據手冊也會給出這個導通電阻的信息，如下圖所示：（來自intersil的CD4051數據手冊）
這種基本的結構也叫做傳輸柵，有些規格書中以下面的符號表示：
比如，CD4066的原理框圖如下所示：（下圖來自UTC的CD4066數據手冊）
既然模擬開關由MOS管構成，自然也有相應頻率響應的最大值，這個值通常可以達到數十兆，它包含兩種情況：即開關分別在導通狀態下與阻斷狀態下頻率響應。開關在導通狀態下的頻率響應（FrequencyResponse-Switch 「ON」）比較好理解，就是在模擬開關導通狀態下，信號能夠通過的最大頻率，那麼阻斷狀態下的頻率響應又是個神馬東西？如下圖所示：（以下均來自UTC的模擬開關CD4066數據手冊）
其中，Feedthrough –Switch 「OFF」表示在模擬開關阻斷狀態下的饋通頻率，我們看看Fig.4的測試電路圖，如下所示：
上圖已經說了，當VCON=VSS（即模擬開關阻斷時）時，電路用來測試饋通（Feedthrough）狀態下的頻率響應。理論上，在模擬開關阻斷狀態下，無論有沒有輸入信號VIS，其相應的輸出VOS是不會有輸出的，但是MOS管本身是有寄生電容的（如上表中的CIO，也稱為CDS，即漏極-源極電容），在關斷狀態下如果輸入信號頻率超過一定值，那信號就阻斷不了了，它會通過電容CIO以高頻耦合的方式通過開關，使得開關呈現導通狀態。如下圖所示：
還有一個參數是控制引腳的最大開關頻率（Maximum Control Input），一般我們說模擬開關的速度就是指這個參數，而不是上面提到的頻率響應的最大值。它的測試電路如下所示：
模擬開關晶片有多個通道時，通道與通道間也會有信號的串擾，這與PCB板走線串擾是同樣的道理，如下圖所示：
它是指沒有輸入信號的選通通道（下側）接收到來自相鄰通道（上側）信號引起的幹擾，即VOS(2)，注意表格中的測試條件：下側的VCON(2)=VSS不是0，而是5V，也就是選通狀態。
同樣，當控制引腳VCON在導通與阻斷狀態切換時，也會在信號通道上產生相應的串擾，如下圖所示：