摘要：CH361是一個簡便易用的PCI總線通用接口晶片。可用於製作低成本的PCI總線的計算機板卡，同時也可以利用它把原來的ISA總線卡移植到PCI總線上。文中在介紹了CH361的特點、功能和工作模式的基礎上，重點介紹了CH361與PCI總線、存儲器、擴展ROM和I／O埠的接口電路。
關鍵詞：PCI總線；CH361；I/O埠映射；擴展ROM映射
１ 主要特點
ＣＨ３６１是一個簡便易用的ＰＣＩ總線通用接口晶片。該器件在本地端提供了通用的８ 位數據總線。由於其支持Ｉ／Ｏ 埠映射和擴展ＲＯＭ 映射，因而可廣泛應用於製作低成本的基於ＰＣＩ總線的計算機板卡，或者用於將原先基於ＩＳＡ 總線的板卡移植到ＰＣＩ總線上。
ＣＨ３６１的主要特點如下：
● 帶有通用８位主動並行接口：包括８位數據、１６位地址、Ｉ／Ｏ讀和寫以及存儲器讀和寫；
● 可以設定ＰＣＩ設備的設備標識（Ｖｅｎｄｏｒ ＩＤ，Ｄｅｖｉｃｅ ＩＤ，Ｃｌａｓｓ Ｃｏｄｅ 等）；
● 支持長度達２４０字節的Ｉ／Ｏ埠；
● 允許本地硬體地址實現專用Ｉ／Ｏ埠，可直接移植ＩＳＡ板卡到ＰＣＩ總線；
● 具有兩種Ｉ／Ｏ埠存取速度：分別為６０ｎｓ和２４０ｎｓ；
● 支持直接映射容量為８ｋＢ或者３２ｋＢ的擴展ＲＯＭ（Ｂｏｏｔ ＲＯＭ）；
● 支持通過８ｋＢ或者３２ｋＢ擴容窗口映射的、容量為６４ｋＢ／１２８ｋＢ的擴展ＲＯＭ；
● 支持擴展ＲＯＭ（Ｂｏｏｔ ＲＯＭ）的寫操作，同時支持存儲器ＳＲＡＭ和快閃記憶體Ｆｌａｓｈ－Ｍｅｍｏｒｙ；
圖2
●內置Ｉ２Ｃ主設備接口，可掛接Ｉ２Ｃ從設備；
●支持本地設備數據等待，並可提供本地數據輸入緩存；
●內置４μｓ～１ｍｓ的硬體計時單元，用於延時；
●採用８０個腳的ＬＱＦＰ８０和ＰＱＦＰ８０兩種形式；
●採用了４項專利技術和多項專有技術，低成本，簡便易用。
２ 引腳功能
ＣＨ３６１接口晶片的引腳排列如圖１所示。各引腳功能如表１所列。
表1 CH361的引腳功能描述
| 引 腳 號 | 引 腳 名 稱 | 類 型 | 引 腳 說 明 |
| 20,61,80 | VCC | 電源 | +5V電源 |
| 1,21,60 | GND | 電源 | 接地 |
| 64 | PCI_RST | 輸入 | 系統復位信號線 |
| 65 | PCI_CLK | 輸入 | 系統時鐘信號線 |
| 2～5,14～19,22～23, 25～32,66～73,76～79 | PCI_AD31～PCI_AD0 | 三態輸出及輸入 | 地址、數據復用信號線 |
| 6,13,24,74 | PCI_CBE3～PCI_CBE0 | 輸入 | 總線命令、字節使能復用信號線 |
| 12 | PCI_PAR | 三態輸出 | 奇偶校驗信號線 |
| 75 | PCI_IDSEL | 輸入 | 初始化設備選擇信號線 |
| 7 | PCI_FRAME | 輸入 | 幀周期開始信號線 |
| 8 | PCI_IDRY | 輸入 | 發起設備準備好信號線 |
| 9 | PCI_TRDY | 三態輸出 | 目標設備準備好信號線 |
| 10 | PCI_DEVSEL | 三態輸出 | 目標設備選中信號線 |
| 11 | PCI_STOP | 三態輸出 | 可用於INTA中斷請求信號線，一般不連接 |
| 51～58 | D7～D0 | 三態輸出及輸入 | 8位數據信號線，各帶40kΩ上拉電阻，D7同時是I2C接口的SDA信號線 |
| 33～39，42～50 | A15～A0 | 輸出 | 16位地址信號線，A15～A8可以獨立控制輸出，A15同時可以設定為I2C接口的SCL信號線 |
| 40 | IOP_RD | 輸出 | I/O埠的讀選通/使能，低電平有效 |
| 41 | IOP_WR | 輸出 | I/O埠的寫選通/使能，低電平有效 |
| 62 | MEM_RD | 輸出 | 擴展ROM或存儲器的讀選通/使能，低電平有效 |
| 63復用 | MEM_WR | 輸出 | 擴展ROM或存儲器的寫選通/使能，低電平有效 |
| IOP_HIT | 輸入 | 本地硬體地址請求，低電平有效，帶上拉 | |
| 59復用 | SYS_EX | 輸出 | 可以獨立控制的輸出信號線，可以設定為I2C接口的SCI信號線 |
| IOP_WAIT | 輸入 | 本地設備數據等待請求，低電平有效，帶上拉 | |
| EXT_WR | 輸入 | 本地數據輸入緩存寫使能，上升沿有效，帶上拉 | |
| INT_REQ | 輸入 | 本地中斷請求輸入，低電平有效，帶上拉 |
３ 工作模式
為了在不增加引腳的前提下提供更多可用功能，ＣＨ３６１對部分引腳進行了復用，並可通過「工作模式設定」進行功能選擇。「工作模式設定」的具體方法如下：首先將本地端８位數據信號線採用上拉或者下拉的方式設定為所需的高電平或者低電平，以便在ＣＨ３６１被復位後根據這些信號線的默認狀態來設定工作模式以及參數；這些信號線在作為８ 位數據總線被驅動時，由於一般外部設備的驅動電流不小於１ｍＡ，所以，上拉或者下拉不會影響其對數據總線的驅動；另外，ＣＨ３６１僅在復位後的１μｓ內一次性設定工作模式及參數，所以，如果外部設備的驅動能力很小或者是採用ＯＣ 集電極開路驅動，那麼，系統僅在復位後的短時間內實現下拉，而在其餘時間屏蔽下拉或者轉換成上拉。表２和表３所列為設定工作模式和參數時所對應的數值（１ 即高電平，０ 即低電平）。
表2 工作模式設定表
| 數 據 線 | 數 據 線 的 設 定 說 明 | 設定值=0 | 設定值=1 |
| D0 | 設定系統復位後A15地址線的默認值 | 復位後為0 | 復位後為1 |
| D1 | 選擇PCI設備標識（ID） | 外部提供ID | CH361默認1D |
| D4 | 選擇復用引腳63的功能 | IOP_HIT | MEM_WR |
| D5 | 設定I/O埠存取速度、擴展ROM容量 | 60ns、8kB | 240ns、32kB |
| D7和D6 | 提供給產品製造商使用，數據線的狀態從PCI設備配置空41H中讀取 | ||
表3 引腳復用設定表
| 數據線D4-D3-D2的設定值 | 選擇復用引腳59 | 引腳功能說明 |
| D4-D3-D2=000或者100 | INT_REQ | 本地中斷請求輸入 |
| D4-D3-D2=001 | IOP_WAIT | 本地設備數據等請求 |
| D4-D3-D2=010 | EXT_WR | 本地數據輸入緩存寫使能 |
| D4-D3=011或者110或者111 | SYS_EX | 獨立控制輸出，復位後為0 |
| D4-D3-D2=101 | 獨立控制輸出，復位後為1 |
４ ＣＨ３６１的典型應用
４．１ 與ＰＣＩ總線的連接電路
圖２所示是ＣＨ３６１與ＰＣＩ總線進行連接的接口電路，圖中，電容Ｃ１～Ｃ４用於電源退耦，而Ｃ２～Ｃ４應分別並聯在ＣＨ３６１的三對電源引腳上。圖中，ＰＣＩ總線的電源線引腳可以自由選擇，但數量不得少於４對。ＣＨ３６１屬於高頻數字電路，因此，設計ＰＣＢ板需要參考ＰＣＩ總線規範。
４．２ 與存儲器的連接電路
圖３是ＣＨ３６１與ＳＲＡＭ６２２５６存儲器的接口電路。圖中，ＣＨ３６１通過ＭＥＭ＿ＲＤ和ＭＥＭ＿ＷＲ與存儲器Ｕ２（型號是ＳＲＡＭ６２２５６）連接。因為ＣＨ３６１只在ＰＣＩ設備配置空間中提供擴展ＲＯＭ基址寄存器，而計算機ＢＩＯＳ通常不會為ＳＲＡＭ設置擴展ＲＯＭ基址，所以在讀寫存儲器Ｕ２前，需要設置擴展ＲＯＭ基址寄存器，以將存儲器Ｕ２映射到存儲器空間。也就是說，向ＣＨ３６１的擴展ＲＯＭ基址置入地址值０Ｅ００００００１（該地址不能與其它設備的存儲器地址相衝突，最低位置１是為了啟用擴展ＲＯＭ）後，Ｕ２即被映射到０Ｅ０００００００Ｈ至０Ｅ０００７ＦＦＦＨ 的地址空間，這樣，當計算機讀寫０Ｅ０００１２３４Ｈ 地址的存儲器時，實際上就是讀寫存儲器Ｕ２的１２３４Ｈ地址的內容。
如果將普通的ＳＲＡＭ換成雙埠ＳＲＡＭ，則ＣＨ３６１可以通過雙埠存儲器與外部的單片機或者ＤＳＰ交換數據。ＣＨ３６１使用８位數據總線，所以，向ＳＲＡＭ寫入數據只能以字節為單位進行，但從ＳＲＡＭ讀出數據則能夠以字節、字、雙字為單位進行。ＣＨ３６１通過存儲器與外部電路交換數據的實測速度可以達到每秒１．５Ｍ字節。
４．３ 連接擴展ＲＯＭ
圖４是ＣＨ３６１與擴展ＲＯＭ的接口電路。ＣＨ３６１可通過ＭＥＭ＿ＲＤ與ＲＯＭ晶片Ｕ３（型號是２７Ｃ５１２）進行連接。它支持ＥＰＲＯＭ和快閃記憶體Ｆｌａｓｈ－Ｍｅｍｏｒｙ，容量可以是３２ｋＢ或者６４ｋＢ。如果將ＳＹＳ＿ＥＸ用於Ａ１６地址線，則最大容量可達１２８ｋＢ。一般情況下?ＣＨ３６１可以直接支持３２ｋＢ容量的擴展ＲＯＭ（即２７Ｃ２５６晶片的容量），也可以在擴展ＲＯＭ的程序中通過控制Ａ１５地址線支持６４ｋＢ容量的ＲＯＭ晶片。下拉電阻Ｒ１用於ＣＨ３６１的工作模式設定，因為圖中的數據線Ｄ０連接了下拉電阻，所以，系統復位後，地址線Ａ１５為低電平以選擇Ｕ３的低３２ｋＢ（地址為００００Ｈ－７ＦＦＦＨ），而在需要讀取Ｕ３的高３２ｋＢ時（地址為８０００Ｈ－０ＦＦＦＦＨ），可以通過寫晶片控制寄存器的位０來重新設定Ａ１５地址線，ＳＹＳ ＥＸ連接Ａ１６地址線時與Ａ１５的用法類似。另外，由於ＰＣＩ擴展ＲＯＭ中的內容通常被ＢＩＯＳ複製到ＲＡＭ內存中，所以需要設置ＣＨ３６１的擴展ＲＯＭ基址以重新將Ｕ３映射到存儲器空間。ＣＨ３６１的Ａ１５引腳不僅能用作地址線，還可以自由控制，例如在需要同時連接ＳＲＡＭ和ＲＯＭ時，可通過Ａ１５切換兩者的片選。ＰＣ機中的擴展ＲＯＭ相當於一個電子盤，如果在其中寫入引導程序和應用程式，那麼，即使計算機沒有硬碟和作業系統，擴展ＲＯＭ中的引導程序和應用程式也能夠控制計算機以實現某些特定的功能。如，無硬碟ＰＣ機用於工業控制或控制作業流程等。
圖５是ＣＨ３６１ 的應用接口電路。利用讀選通／使能ＩＯＰ ＲＤ和寫選通／使能ＩＯＰ ＷＲ可 控制７４ＬＳ１３９的解碼使能，然後由７４ＬＳ１３９對地址進行解碼即可輸出２路讀控制和２路寫控制，再經７４ＬＳ２４５輸入緩衝和７４ＬＳ３７４鎖存輸出， 即可獲得２組每組８位緩衝輸入和２組每組８位鎖存輸出。如將ＣＨ３６１的Ｉ／Ｏ基址設定為５Ａ００Ｈ，則讀取５Ａ００Ｈ埠就是讀取第一組緩衝輸入，寫入５Ａ０１Ｈ埠就是寫入第二組鎖存輸出。如果ＣＨ３６１沒有連接擴展ＲＯＭ或者存儲器，則空閒的地址線Ａ１４～Ａ８以及Ａ１５便可直接作為輸出控制線。Ａ１５～Ａ０地址設定寄存器在系統復位後為低電平，並且只能以字為單位進行讀寫。如要設定Ａ１３為高電平?Ａ９為低電平?其它位保持不變，則首先必須讀取該寄存器，然後將讀出數據中的位１３置１、位９置０ ，最後再寫回該寄存器。圖５是一個簡單示例，ＣＨ３６１的輸入輸出信號與ＴＴＬ／ＣＭＯＳ 兼容，因而可以連接ＡＤＣ／ＤＡＣ／ＭＣＵ等晶片，由於其輸出引腳的驅動電流大於１０ｍＡ，因而可以在串接限流電阻後驅動ＬＥＤ。此外，ＣＨ３６１還提供了８根地址線Ａ７～Ａ０以可用於Ｉ／Ｏ地址解碼，但由於偏移地址０ＦＦＨ至０Ｆ０Ｈ範圍為專用功能寄存器的地址，所以Ｉ／Ｏ地址解碼只對偏移地址０ＥＦＨ至００Ｈ範圍有效，且長度不應超過２４０字節。一般情況下，如果使用的Ｉ／Ｏ埠長度不超過１２８字節，則可使用Ａ７作為外部電路的片選線。而當偏移地址為７ＦＨ至００Ｈ範圍時，Ａ７就可以輸出低電平有效的片選信號，如果偏移地址超過８０Ｈ，Ａ７將輸出高電平，此時，Ｉ／Ｏ埠的片選信號無效。
存儲器相關文章:存儲器原理