《孟子·公孫丑上》:「取諸人以為善,是與人為善者也。故君子莫大乎與人為善。」
這篇推送主要講一下mos型差分放大電路的layout的畫法和注意事項。關於詳盡的差分放大電路分析小編也為好學的你準備了ppt,感興趣的同學可以點擊文章最後的閱讀原文下載~。
差分放大電路再項目中非常常見,對抑制幹擾,提高信號準確性有很大的作用。這也對layout提出了更高的要求,對這種對稱的結構layout時要進行高度匹配,使各個管子保持高度一致性。線路結構如下圖所示:
版圖上我們採用共質心的匹配方式,並且兩邊加dummy(保證各mos工藝一致性)即:
vip和vin輸入輸出信號線要做到等寬等長必要時要加shelding加以保護。gate端交叉連接,無關信號線不要跨在該mos上,並且要給它一圈單獨的ring進行保護。Pmos的差分結構在plan的時候要格外注意,看阱電位是否是獨立電位,如果是獨立電位要跟其它的阱拉開距離,不同電位的nwell間距都比較大,如沒有注意後期改起來比較麻煩。
如圖所示,gate交叉連接,這裡有一個小技巧跟大家分享。這個145度的走線如果直接用Path會有offgird的錯誤。這裡我們使用cadence的Rshape (以51版本為例)。
成品圖如下圖所示:
差分電路在版圖中是非常重要的部分,以上介紹的方法是比較常規畫法,在納米級工藝或者特殊情況下還要遵循designer的要求,功能實現和信號準確性永遠是第一優先級。想進一步了解差分電路的別忘了閱讀原文下載PPT。還有記的轉發支持一下哦~~~~~~~~~
微信ID:IC_layout