近期，一個華為去年開始就在招聘的職位突然之間火了起來，那就是光刻工藝工程師，以及一系列的職位：薄膜工藝工程師， 刻蝕工藝工程師。。。
晃眼一看，華為這是要自起爐灶搞晶片製造了啊？其實這種揣測比起後面那個「拉各部門骨幹放下手裡的本職工作從頭學（還有人說是加入助威團監軍？），24小時輪班，2年搞定5nm光刻機」的傳聞來真不算啥。
因為從字面看，同樣的職位在晶圓製造廠以及封裝廠裡其實都有，不仔細看職位介紹，內行都不一定能分清楚。
「1.負責先進封裝2.5D/3D&Mems工藝研發；2.負責TSV工藝流程設計，在線研發；3.負責深SI刻蝕，減薄，SI表面處理工藝研發。。。」
但仔細看一下，先進封裝，2.5D/3D&Mems，TSV，深SI刻蝕，減薄，表面處理。。。這些關鍵字眼無不表明其對應的是封裝，確切說是先進的晶圓級封裝。
網上寫封裝的資料其實很多，但比較的專業。由於自己平常的工作也會涉及到產品的一些封裝設計，所以決定打算拋開那些體系，從一個設計公司從業者的角度切入，以系統設計的演進為線索，來聊一聊下晶片封裝。
聊的順序是這樣的：
系統（SOC, SIP)
封裝
三種光刻機（前道，後道，面板光刻機）
相信看完後，下次再有人想套路你，你第一時間就會識破並給予有理有據的「暴擊」。
系統封裝的發展進程其實就是電子系統的演化過程，進一步說就是電子系統以及它們之間連線的縮進過程。這也是我一來就說系統的原因。
以大家熟悉的計算機為例，它的組成經歷了：
1. 電晶體時代：
電子零部件（全電子元器件）堆在一個甚至幾個房間裡，由粗線連接；
電晶體計算機
2. 集成電路時代：
這個時代的特點便是集成電路的出現，各種電子元器件集成到一塊矽片上，變成一個專用的集成電路路ASIC：CPU, GPU, 運算放大器，ADC, DAC，USB晶片。。通過PCB印刷電路板的組裝形成系統，以前得幾個房間才能塞得下的電子零部件，如今在一塊PCB板上就能放下。
PC主板
3. 系統級晶片（SOC與SIP）時代：
也就是將PCB板上專用集成電路（ASIC) IP化，微縮進了一塊裸片中（SOC, System on Chip，片上系統) 或 以多晶片的形式封裝在一個管殼之中（SIP, System in Package，系統級封裝)。
SOC:將各ASIC IP模塊化，在同一個製程裡做到同一塊矽片之上。
比如下面這顆高通845晶片組，將上一個時代還是一顆顆獨立晶片的CPU，GPU，ISP, WIFI, Memory，DSP等IP化，做到了同一顆裸片上，並與其他不能集成到同一個製程的一些專用晶片（ASIC），如集成了MEMS的觸控晶片，高性能音頻編解碼晶片，電源管理晶片等等用一個小PCB版整合起來，形成一套電子系統，以獲得最佳的能耗比。
高通845晶片組
SIP由於同等情況下，高性能意味著高頻率，高頻率會帶來更高的噪聲和功耗發熱，對於高性能多媒體終端應用而言，SOC加PCB板的形式，是對能耗比及集成度兼顧得最好的方式。
但對於一些對於性能要求較低，而對低功耗要求更高的應用場景，比如可穿戴設備，物聯網等，則可以降低應用處理器SOC，電源管理晶片，觸控晶片，射頻天線，傳感器（MEMS）的性能標準，使得其噪聲串擾，高功率發熱等滿足集成到同一個管殼中的條件，通過封裝組成一個電子系統，也就是系統級封裝（SIP， System in Package） 。
當然，從方便性及傳輸性能上看所有的部件做到一個裸片上固然很好，但其問題是所有的部件都需要使用同一製程，也就是7nm的SOC，那麼裡邊所有的各功能模塊都得使用7nm, 而一些比如天線，射頻模塊，傳感器，電源管理晶片等部件，能發揮其最佳性能的並不是在7nm，而是在55nm,90nm,乃至更早的0.18um,0.35um的製程之上，不合適還強行綁一起過日子的成本實在太高。
比如蘋果手錶3裡的S3晶片，它就將不同廠家，不同製程的晶片都做到了一個大管殼中，組成了一個集成度非常高的系統。7nm的應用處理器+22nm製程的Memory+28nm的射頻晶片+130nm的傳感器晶片，電源管理晶片…
Apple Watch S3
Apple Watch SIP
所以，晶片通過SIP組成系統，其性價比肯定比SOC更好，同時也可以獲得比PCB連接更好的傳輸性能。這也是業界突破7nm之後，開始轉向大力發展先進封裝的一個重要動機。
SIP的出現的時間其實很早，管殼裡各晶片的連接方式也對應著傳統封裝與先進封裝的區別。
下圖內部晶片與管殼以及其他晶片互聯時，都是通過一條條很明顯的金屬引線（也就是所謂的bonding線）實現連接，這種形式叫引線鍵合（Wire-bonding）。
傳統封裝
而下圖這個則沒有明顯的引線 (包括之前的蘋果S3晶片的解剖圖），晶片之間通過TSV(Through Silicon Via, 矽通孔層）層以及基板（substrate）實現連接。這個TSV層是矽片或者是一些有機材料，內部通過RDL(Redistribution layer，再分布層）進行連接，它們取代了以前的鍵合線，完成PAD與基板的連接。
可以認為，TSV晶圓的製備屬於製造的後道金屬流程的延伸，所以一般都是由工藝廠來做，對他們而言，這只是舉手之勞 。
下面這種擺法也稱為2.5D封裝，裡邊晶片的擺放包含了平面（2D）以及3D堆疊（主要是Memory存儲器）的方式。
晶圓級封裝
如下圖，同樣的memory堆疊，右邊這個沒有像左側一樣使用引線鍵合，每一層晶片間有穿孔實現的連接，與PCB基板的連接也是通過球狀物體的實現的點連接，而不是線連接。這個點連接使用的是Flip-chip技術，也就是倒裝技術。這種也稱為3D封裝，完全垂直堆疊。
引線鍵合技術VS TSV連接技術
先進的2.5D及3D 混合封裝形式
也就是說，封裝的先進與否其實和管殼裡的晶片/裸片有沒有堆疊沒有太大關係，而與晶片們的連接方式有關係，如果全部是依靠引線鍵合那就是傳統封裝。
而這個TSV 以及 倒裝Flip-chip則是先進封裝的基礎技術！
先進封裝製造——封裝——測試
製造出來的整塊晶圓（wafer）經過劃片，成為一塊塊的裸片（die），然後通過封裝（Package Assembly）封進管殼裡。穿上了衣服的裸片，才可以叫做晶片（Chip）。
顯然，封裝則針對的是管殼內的連接及密封技術。
封裝技術發展到今天，基本可以認為先進封裝=晶圓級封裝，能不能做晶圓級封裝，也是封裝廠技術水平的分水嶺。國內的長電科技，華天科技，通富微電都具備晶圓級封裝的能力。
為什麼叫晶圓級封裝呢，不是劃好的裸片與裸片之間的連接嗎？因為有TSV技術的引入。
以美國安靠（Amkor）介紹的TSV製備為例：
1.在矽片表面附上一層電介質重複鈍化的聚合物薄膜；
2.在聚合物薄膜內採用成相技術製作過孔（TSV），並按工藝廠後道金屬化工序（澱積，光刻，刻蝕，清洗。。）完成RDL的製備， 通過它實現與晶片PAD的連接。
TSV&RDL 製備
晶片與TSV晶圓的組裝
到這，大家應該明白為啥TSV的製備會使用到晶圓製造的各道工序了吧，澱積，薄膜製備，光刻，刻蝕，清洗，離子注入等等。。。
至於華為招聘的那幾個職位的介紹，想必已經難不住看到這裡的各位了。
如之前提過的，TSV晶圓的製備依然是由晶圓廠完成，而封裝廠的工作重心一般是對TSV晶圓的加工之上：
對TSV成孔的300mm晶圓對晶圓進行減薄（2.5D會打薄到100um,3D結構會打薄到50um），讓TSV露頭；
背面 (BS) 金屬化流程（如RDL），完成 TSV 互連。
TSV露頭和背面金屬化工藝流程一般被稱為「中段製程」(MEOL)
美國Amkor 晶圓級封裝流程
最後，覆蓋到倒裝(Flip-chip）的基板上面。
倒裝工序
所以，代工廠要做晶圓級封裝，優勢是非常明顯的，一些晶圓廠的確也開始涉足先進封裝領域，不過先進封裝不是封裝的全部，傳統封裝的需求依然很旺盛，晶圓廠沒必要對封裝廠「趕盡殺絕」，何況封裝廠還有晶圓廠所沒有的規模化優勢，二者現在還是處於緊密的合作關係。
當然，這些年還發展出了更為先進的chiplet,這個更是把不同製程的晶片IP化了，直接放到了晶圓製造的後道金屬工序中進行「封裝」，這個已經不屬於封裝的範疇，一旦普及對於封裝廠的打擊可能更大。不過它還面臨很多的限制，比如接口的標準化等，目前看可能還比較「小眾」，在IDM體系中推進比較容易。
TSV晶圓的從設計到製備，其方案是需要設計委託方，晶圓代工廠，封裝廠來共同制定的，對於資金比較雄厚的設計公司，招大量的封裝工程師，修建先進封裝的試驗線（1um乃至0.5um級的試驗線，投入其實還好。）自己來設計及驗證封裝方案，好了後再交由晶圓廠及封裝廠量產，這樣的效率肯定比外包高很多，並不過分。這是這個職位命名，的確容易產生歧義罷了，所以一般會區分開。
（今日頭條：蜀山熊貓 原創）
光刻機最後還是再說下光刻機，很多人就是被"光刻「這兩個字給帶偏的，有些人更是偏得沒譜了。
很多人對於光刻機都有一個混淆的認識，那就是半導體鏈條中，只有晶片也就是晶圓製造階段才會用到光刻機，封裝怎麼會用到光刻機呢？
原因是他們對於晶片封裝的認識還停留在十幾二十年前，覺得封裝不就是把「製造出來的晶片塞進塑料/陶瓷/金屬管殼，然後用金屬線連上，最後密封刻字就成了一顆晶片。」這麼個過程嗎，有啥技術含量？所以完全沒想到封裝竟然還會用到光刻機。
然而隨著先進封裝的普及，光刻，澱積，刻蝕，清洗等製造裡的常見工序，也成為了封裝的關鍵技術節點。對於1um, 2um級的加工自然是需要用到精細步驟的。
光刻機的分類，不嚴謹的說，可以認為是按解析度劃分的，分為三種類型（前道，後道，面板）：
晶圓製造的光刻機，也稱為前道光刻機，解析度最高可到納米級，比如22nm, 28nm,90nm，130nm。。。大家常聊的ASML的13.5nmEUV光刻機, 193nmDUV光刻機就屬於此類。
封裝光刻機，也稱為後道光刻機，解析度是微米級：1um, 2um。。所以光源不需要用到EUV,DUV，鏡組設計也相對比較簡單，售價相對便宜。這也是上海微電子設備的光刻機做國產替代的主要領域。
上海微電子設備的500系列封裝光刻機
面板（FPD）光刻機，用於顯示面板上的發光元器件及陣列的製造，其解析度比封裝光刻機要求略高些，其技術含量的衡量主要是在可加工的面板尺寸上，對應的也就是所謂的五代面板，六代面板之分。。。尺寸越大，代數越高，加工難度越大，技術含量越高。不過咱們在這個領域的國產替代進程還需要努力，這塊的主要是被尼康和佳能所壟斷。
面板斷代依據
最後回答一個問題：做先進晶圓級封裝，為什麼傳統封裝光刻機就夠了？
之前說過系統演進的過程，也是電子零部件之間連線微縮的過程：
在傳統封裝中，一顆裸片封裝到管殼中，一般是銅線，但銅線很粗，要想達到最細又可靠，得使用金線（略奢侈了）進行連接，其標準直徑一般是25um~32um；
而PCB板級互連，上面走線的極限直徑則是75um ；
系統級晶片， 晶圓級封裝會用到金屬RDL（Redistribution Layer），RDL一般是銅鋁合金線，儘管屬於製造工藝範疇，但其最小寬度也不會到納米級，比如在臺積電在28nm製程的時候，RDL的最小寬度是2um；而在其7nm/6nm製程中，RDL的最小寬度也只是到了1.8um。如下圖所示，TSV的開孔在應用最為複雜的情況下，也是微米級的開孔。
TSV加工尺寸
以上，從傳統到先進，封裝用線的解析度都是微米級的，所以根本用不到EUV,DUV，採購價格便宜，解析度在1um~2um區域的封裝光刻機足矣。
大家應該明白了華為招聘「光刻工藝工程師」，「薄膜工藝工程師」。。。但其工作內容卻為什麼是封裝工作了吧？
由於自己並非專業做封裝的，難免會有紕漏，敬請封裝同行斧正。謝謝大家。