具有記憶功能的門電路，工作特徵與上述兩種基本門和可控門數字電路，有了質的差異。現在的輸出結果並不一定是「現在的」輸入信號所導致的，可能為「過去時」，即「已消失」輸入信號動作後的存儲結果，電路有了「記憶的」能力。電路的動作方式，也一改輸入信號的「長時生效」而變為「瞬時信號」的觸發機制。
是具有記憶功能，能儲存一位二進位信息的邏輯電路。
該類電路，即數字電路中的基本RS觸發器、同步RS觸發器、同步D觸發器、主從觸發器、邊緣觸發器等和在此基礎之上的時序邏輯電路，而整個數字電路的大廈，也即由組合邏輯電路和時序邏輯電路所構成。
1、基本RS觸發器
1）由與非門構成的基本RS觸發器
由兩個與非門電路交叉耦合即構成基本的RS觸發器，由於電路中G1、G2作用相同，習慣上用邏輯符號予以表示。
圖1 由與非門構成的基本RS觸發器
/RD、/SD為觸發器的兩個輸入端，/SD稱為置位（或置1）端；/RD稱復位（或置0）端。在標註字母上方加短槓，表示低電平信號有效。觸發器還有兩個輸出端，兩者的邏輯電平相反，以Q端為基準。如Q=1，則/Q=0。
從電路結構來看，因僅有兩個輸入端子，則輸入有四種電平組合，在合適的信號作用下，觸發器可以從一種穩態翻轉至另一穩態。
當/SD=0，/RD＝1時，觸發器置1；當/SD=1，/RD＝0時，觸發器置0；當/SD=0，/RD＝0時，出現輸出競爭現象，為非法輸入電平（正常應用時應避免出現這種情況）；當/SD=1，/RD＝1時，輸出保持不變。
綜上所述，基本RS觸發器具有置0、置1和保持功能；但輸入信號不能同時為0，是具有約束條件的觸發器。
2）由或非門構成的基本RS觸發器
用兩個或非門交叉耦合，也可構成基本RS觸發器，其電路結構和邏輯符號如圖2所示。
圖2 與或非門構成的基本RS觸發器
RD和SD分別為復位（置0）和置位（置1）端，與圖1電路有所不同，它們均是高電平有效。其信號輸入也有四種組合。當RD=0，SD=1時，觸發器置1；當RD=1，SD=0時，觸發器置0；當二者都為1時，觸發器狀態不確定（為非法電平）；當RD=0，SD=0時，觸發器保持原狀態不變。
與普通門、受控門電路相比，前者輸入為常態信號，輸出狀態取決於即時輸入；後者輸入為「瞬態」信號，有觸發特性，輸出有保持功能，輸出為輸入的「過去時」，輸入條件成立時輸出保持。輸入信號存在約束條件，限制了其實用性。RS基本觸發器是沒有實際應用IC器件的，實際應用器件是在此基礎上將性能提升後的IC產品，如同步RS觸發器，同步D觸發器等系列產品。
電路實例：三態R-S鎖存觸發器CC4044B。內部電路結構與引腳功能見下圖。
圖3 CD4044B三態R-S鎖存器
將基本的R-S觸發器加以改造，如在輸出側增設傳輸開關，就可得到具有三態傳輸功能的R-S觸發器。從其內部電路結構可看出，a)增加了EN使能控制端，高電平為通態，低電平為關態；b)增加了受控輸出級，為三態輸出模式，當EN端為低電平時，輸出級相對於外部電路，為高阻態（三態）。
從檢修角度出發，我們需要注意的著重點是在線如何確定晶片好壞，並找到（引腳功能、尺寸適宜的）替代元件。
檢修要點：
a)在高阻（傳輸關斷）態，輸出端電平不取決於輸入信號，而由電路設計者人為限定（由外加上拉、下拉電阻確實靜態高、低電平）；
b)在正常傳輸（EN端為高電平）狀態，具有基本R-S觸發器的工作特性：可置0、可置1、輸出保持。可以通過對此三特性的驗證來確定晶片好壞。
和普通門電路不同，現在的輸出是「過去時」，不是對即時的輸入信號作出的反映。欲確實電路好壞，需人為變動一下輸入電平——進行置0或置1操作，據輸出端做出的反映，確實判斷晶片的好壞。一定條件下，我們可以在輸入端做出「人為動作」，來迫使輸出端作出相應的反應。其實任何器件，都不難找到相應的檢修和判斷方法，器件的正常工作與否即使如雪泥鴻爪，也總會「有跡可尋」。為此，需要研究觸發器的輸入電路形式，並據此採用相應的「人為動作」，而不會導致在線器件（如觸發器的前級電路）的損壞。
對器件檢測最好的方法，是上電檢測輸入、輸出狀態得出結論，遠比測量引腳電阻、摘下後放入IC測試儀進行檢測，更為方便和準確。這是因為其外圍電路及供電條件，已經提供了最為優良的檢測條件！
觸發器的輸入信號電路形式：
圖4 觸發器輸入信號電路形式
圖4中a）電路，因輸入信號迴路串入了R1、R2隔離電阻，因而前級輸入電路是何形式不再重要。該觸電器為高電平信號輸入有效，可知其常態（或靜態）R、S輸入端應該為低電平。在首先確實EN端為高電平（確實電路為通態）情況下（若EN端為低電平，說明處於關態——高阻態，需查低電平原因並排除之），若測Q端為低電平，此時將圖中S點與+5V短接一下（即輸入置1信號），再測Q端應由0V變為5V高電平，並保持。說明N2晶片是好的。反之，若Q端為高電平，將圖中R點與+5V短接一下（即輸入置0信號），而Q端就變為低電平並保持。否則說明晶片已壞。
圖4中b)電路，其信號輸入前級電路為反相器電路，其內部輸出級為電壓互補放大器結構，N1、N2輸出端靜態為低電平，此時若貿然將N4的R、S端與+5V短接製造人為高電平信號，則因造成N1、N2輸出級對+5V電源短路而損壞N1、N2器件。在N1、N2的輸出端無法做手腳，則進而往輸入端電路查找，總能找到動手的地方。該前級電路2為開路集電極輸出結構，接有R1、R2上拉電阻。此時將Q01、Q02的集電極與供電地短接一下，即能方便地製造置0或置1信號，從而確實N4觸發器電路的好壞。
同理，處理EN端電路，也可用相似方法，製造通態信號，以創造觸發器的動作檢測條件。
圖4中c)電路，該電路是高電平有效觸發方式，因而製造高電平的置1或置0信號，僅需短接Q01、Q02的發射結使其處於截止狀態即可。
另外，若前級電路為三態門，將三態門處於高阻態時，此時可在N2的R、S端隨意製造高、低電平信號，如將R、S端接地或接+5V。但若三態門處於通態時，則應在三態門的輸入端想辦法，製造信號了。
3）同步RS觸發器
基本RS觸發器只要輸入信號變化，輸出狀態就會立即發生相應變化，這不但使得電路的抗幹擾能力變差，也給多個觸發器的同步工作帶來不便。在實際應用中，通常要求觸發器的狀態按一定的時間節拍變化，即在時鐘脈衝到達時，才根據輸入信號改變狀態；沒有時鐘信號時，即使輸入信號改變，也不影響觸發器的輸出狀態。為此，增加時鐘脈衝輸入端CP以及相應的輸入控制電路，就有了同步RS觸發器這一類數字晶片。
同步RS觸發器的電路結構和邏輯符號如圖5所示。
圖5同步RS觸發器
與非門G1、G2構成基本RS觸發器，G3、G4構成輸入控制電路。工作原理如下：
①CP＝0期間，與非門G3、G4被封鎖，/RD=1，/SD=1。因此，無論輸入信號R、S如何變化，都不會影響觸發器的輸出Q和/Q，即觸發器狀態保持不變。
②CP=1期間，與非門G3、G4打開，輸入信號R、S反相後加到由G1、G2構成的基本RS觸發器電路，使Q和/Q的狀態發生變化。
同步RS觸發器的功能或狀態，可由狀態轉移表來描述（此不贅述）。
4）同步D觸發器
同步RS觸發器在R、S同時為1且同時失效後，觸發器狀態不確定，說明其功能仍不完善。D觸發器針對這一問題作出改進，解決了觸發器狀態不確定的問題。
由於只要令R、S不同時為1，觸發器就不會出現狀態不穩定，最簡單的方法就是令S=/R，此時僅將S作為輸入端（用D表示），就得到了D觸發器。仍然是由RS觸發器演變而來，是RS 觸發器S=/R的特例，其電路結構和邏輯符號如圖6所示。
圖6 同步D觸發器
工作原理如下：
①CP＝0期間，與非門G3、G4被封鎖，/RD=1，/SD=1。因此，無論輸入信號R、S如何變化，都不會影響觸發器的輸出Q和/Q，即觸發器狀態保持不變。
②CP=1期間，與非門G3、G4打開，觸發器輸出狀態隨D而變化，完成置0、置1和保持等三種邏輯功能。
5）雙主－從D型觸發器電路檢修舉例
觸發器系列電路形式太多，一下子完全搞明白是不必要的（不可能全部記住，用得多的會自然掌握）。以雙主－從D型觸發器CD4013為例，在尚未全面深刻掌握原理及內部電路結構的前提下，能否根據端子功能快速掌握其檢修方法呢？答案是肯定的。
控制電路的核心部件為雙D觸發器，型號為CD4013，內含兩個獨立的D觸發器。從R、S或C端子接受上升沿觸發信號，能使輸出狀態產生翻轉。常用來組成單穩態、雙穩態、無穩態電路。如圖7-10所示，是內部一路D觸發器的引腳功能圖。
圖7 CD4014的引腳功能圖
我們先掌握CD4013的兩個應用模式，從中領會其電路原理及動作模式：
a）雙穩態電路。在數據端D和時鐘端C都接地的情況下，在置位端S加一個脈衝高電平，則Q輸出端變為高電位（被置位）；在復位端R加一個脈衝高電位，輸出端Q變為低電位（被復位）。端為Q端的反相輸出。
根據此原則（或滿足此檢測條件下），CD4013「變身」為普通R-S觸發器，在R、S端施加瞬時高電平信號，即可完成置0、置1及保持功能檢測。
b）數據檢出電路。置位端S和復位端R都接地的情況下，在C端時鐘脈衝作用下，D數據端的數據（0或1）被傳輸至輸出端Q。D端只有0或1兩個數據狀態，C端上升沿脈衝作用期間，D端的數據為Q端所檢出。
根據此原則（或滿足此檢測條件下），可在其時鐘端人為施加「0」或「1」信號，檢測Q端和D端數據傳輸狀態，由此準確判斷晶片好壞。
由上述，因而對如我——一位較懶惰的檢修人員來說，檢測數字電路的好壞，無需研究其繁雜的時序圖，也不用管它傳輸頻率是多少和具體的傳輸數據是什麼，電路僅為高低電平信號處理器，或僅為傳輸一個直流5V和直流0V的信號電路。輸出是此兩種狀態，而輸入信號亦為此兩種狀態。完全可用0V和5V充當輸入端檢測信號，檢測輸出端的5V和0V變化，只要電路是聽話的講理的，就是好的電路。