開關電源視頻教程購買請加小編微信號：gcj5055
查看電源工程師各地工資水平，請關注本公眾號然後回覆：工資最新通知
往期文章
【招聘】最新招聘信息！
開關電源六級能效怎麼解？
菜鳥對LLC諧振知識的渴望
經典電容知識（很全）
【必須看看】開關電源中每一個元器件的計算
電源工程師30歲後面的路該如何走？
初學者到底該怎樣去學習和研發開關電源？--讓小編來告訴你
深入理解MOSFET規格書/datasheet
1、為什麼要對產品做電磁兼容設計？
答：滿足產品功能要求、減少調試時間，使產品滿足電磁兼容標準的要求，使產品不會對系統中的其它設備產生電磁幹擾。
2、對產品做電磁兼容設計可以從哪幾個方面進行？
答：電路設計（包括器件選擇）、軟體設計、線路板設計、屏蔽結構、信號線/電源線濾波、電路的接地方式設計。
3、在電磁兼容領域，為什麼總是用分貝（dB）的單位描述？
答：因為要描述的幅度和頻率範圍都很寬，在圖形上用對數坐標更容易表示，而dB 就是用對數表示時的單位。
4、關於EMC，我了解的不多，但是現在電路設計中數據傳輸的速率越來越快，我在製做PCB板的時候，也遇到了一些PCB的EMC問題，但是覺得太潛。我想好好在這方面學習學習，並不是隨大流，大家學什麼我就學什麼，是自己真的覺得EMC在今後的電路設計中的重要性越來越大，就像我在前面說的，自己了解不深，不知道怎麼入手，想問問，要在EMC方面做的比較出色，需要有哪些基礎知識，應該學習哪些基礎課程。如何學習才是一條比較好的道路，我知道任何一門學問學好都不容易，也不曾想過短期內把他搞通，只是希望給點建議，儘量少走一些彎路。
答：關於EMC需要首先了解一下EMC方面的標準，如EN55022(GB9254)，EN55024，以及簡單測試原理，另外需要了解EMI元器件的使用，如電容，磁珠，差模電感，共模電感等，在PCB層面需要了解PCB的布局、層疊結構、高速布線對EMC的影響以及一些規則。還有一點就是對出現EMC問題需要掌握一些分析與解決思路。這些今後是作為一個硬體人員必須掌握的基本知識！
5、我是一個剛涉足PCB設計的新手，我想向您請教一下，要想做好PCB設計我應該多多掌握哪方面的知識?另外，在PCB設計中遇到的關於安規方面的知識一般在哪裡能找到?盼望您 的指點，不勝感激!
答：對於PCB設計應該掌握：
1、熟悉與掌握相關PCB設計軟體，如POWERPCB/CANDENCE等；
2、了解熟悉所設計產品的具體架構，同時熟悉原理圖電路知識，包含數字與模擬知識；
3、掌握PCB加工流程、工藝、可維護加工要求；
4、掌握PCB板高速信號完整性、電磁兼容(emi與ems）、SI、PI仿真設計等相關的知識；
5、 如果相關工作涉及射頻，還需掌握射頻知識；
6、對於PCB設計地的按規知識主要看GB4943或UL60950，一般的絕緣間距要求通過查表可以得到！
6、電磁兼容設計基本原則
答：電子線路設計準則電子線路設計者往往只考慮產品的功能，而沒有將功能和電磁兼容性綜合考慮，因此產品在完成其功能的同時，也產生了大量的功能性騷擾及其它騷擾。而且，不能滿足敏感度要求。電子線路的電磁兼容性設計應從以下幾方面考慮：
元件選擇在大多數情況下，電路的基本元件滿足電磁特性的程度將決定著功能單元和最後的設備滿足電磁兼容性的程度。選擇合適的電磁元件的主要準則包括帶外特性和電路裝配技術。因為是否能實現電磁兼容性往往是由遠離基頻的元件響應特性來決定的。而在許多情況下，電路裝配又決定著帶外響應（例如引線長度）和不同電路元件之間互相耦合的程度。具體規則是：
⑴在高頻時，和引線型電容器相比，應優先進用引線電感小的穿心電容器或支座電容器來濾波。
⑵在必須使用引線式電容時，應考慮引線電感對濾波效率的影響。
⑶鋁電解電容器可能發生幾微秒的暫時性介質擊穿，因而在紋波很大或有瞬變電壓的電路裡，應該使用固體電容器。
⑷使用寄生電感和電容量小的電阻器。片狀電阻器可用於超高頻段。
⑸大電感寄生電容大，為了提高低頻部分的插損，不要使用單節濾波器，而應該使用若干小電感組成的多節濾波器。
⑹使用磁芯電感要注意飽和特性，特別要注意高電平脈衝會降低磁芯電感的電感量和在濾波器電路中的插損。
⑺儘量使用屏蔽的繼電器並使屏蔽殼體接地。
⑻選用有效地屏蔽、隔離的輸入變壓器。
⑼用於敏感電路的電源變壓器應該有靜電屏蔽，屏蔽殼體和變壓器殼體都應接地。
⑽設備內部的互連信號線必須使用屏蔽線，以防它們之間的騷擾耦合。
⑾為使每個屏蔽體都與各自的插針相連，應選用插針足夠多的插頭座。
7、方波脈衝驅動電感傳感器的問題
答：1、信號測試過程中，儘量在屏蔽環境下進行，如果不便的話，至少要屏蔽傳感器和前級。
2、測試過程中儘量使用差分探頭，或至少要儘可能減短探頭的接地線長度。這樣能減少測試誤差。
3、你的電路實際工作頻率並不太高，可以通過布線減少振鈴。為了噪聲特性更好，應當考慮共模信號的抑制問題，必要時插入共扼電抗器，同時注意整個工作環境中的開關電源噪聲，以及避免電源耦合。
4、如果傳感器允許，可以使用電流放大模式，這有利於提高速度，降低噪聲。模擬開關儘量放到前置放大器之後，儘管多了一路前放，但性能提高不少，而且降低調試難度。
5、如果十分介意波形，考慮額外的頻率補償。如果僅僅是數字檢測，則應當降低工作頻率。總而言之，能低頻則低頻，能隔直則隔直。
6、注意AD轉換前的抗混疊濾波，以及軟體濾波，提高數據穩定性。
8、GPS電磁幹擾現象表現：尤其是GPS應用在PMP這種產品，功能是MP4、MP3、FM調頻+GPS導航功能的手持車載兩用的GPS終端產品，一定得有一個內置GPS Antenna，這樣GPS Antenna與GPS終端產品上的MCU、SDROM、晶振等元器件很容易產生EMI/EMC電磁幹擾，致使GPS Antenna的收星能力下降很多，幾乎沒辦法正常定位。採取什麼樣的辦法可以解決這樣的EMI/EMC電磁幹擾？
答：可以在上面加上ESD Filter，既有防靜電又能抗電磁幹擾。我們的手機客戶帶GPS功能的就用的這個方法。做這些的廠家有泰克（瑞侃），佳邦，韓國ICT等等很多。
9、板子上幾乎所有的重要信號線都設計成差分線對，目的在增強信號抗幹擾能力.那俺一直有很多困惑的地方: 1.是否差分信號只定義在仿真信號或數位訊號或都有定?? 2.在實際的線路圖中差分線對上的網羅如濾波器，應如何分析其頻率響應，是否還是與分析一般的二埠網羅的方法一樣? 3.差分線對上承載的差分信號如何轉換成一般的信號? 差分線對上的信號波形是怎樣的，相互之間的關係如何?
答：1，差分信號只是使用兩根信號線傳輸一路信號，依靠信號間電壓差進行判決的電路，既可以是模擬信號，也可以是數位訊號。實際的信號都是模擬信號，數位訊號只是模擬信號用門限電平量化後的取樣結果。因此差分信號對於數字和模擬信號都可以定義。
2，差分信號的頻率響應，這個問題好。實際差分埠是一個四埠網絡，它存在差模和共模兩種分析方式。如下圖所示。在分析頻率相應的時候，要分別添加同極性的共模掃頻源和互為反極性的差模掃頻源。而相應端需要相應設置共模電壓測試點Vcm＝（V1＋V2）/2， 和差模電壓測試點Vdm=V1-V2。網絡上有很多關於差分信號阻抗計算和原理的文章，可以詳細了解一下。
3，差分信號通常進入差分驅動電路，放大後得到差分信號。最簡單的就是差分共射鏡像放大器電路了，這個在一般的模擬電路教材都有介紹。下圖是某差分放大器件的spice電路圖和輸出信號波形，一般需要他們完全反相，有足夠的電壓差大於差模電壓門限。當然信號不可避免有共模成分，所以差分放大器一個很重要的指標就是共模抑制比Kcmr=Adm/Acm 。
10、我為單位的直流磁鋼電機設計了一塊調速電路，電源端以用0.33uf+夏普電視機電感+0.33uf後不理想，後用4隻電感串在PCB板電源端，但在30~50MHz之間超了12db，該如何處
理？
答：通常來講，LC或PI型濾波電路比單一的電容濾波或電感濾波效果要好。您所謂的電源端以用0.33uf+夏普電視機電感+0.33uf後不理想不知道是什麼意思？是輻射超標嗎？在什麼頻段？我猜測直流磁鋼電機供電迴路中，反饋噪聲幅度大，頻率較低，需要感值大一點的電感濾波，同時採用多級電容濾波，效果會好一些。
11、最近正想搞個0--150M，增益不小於80 DB的寬帶放大器，!請問在EMC方面應該注意什麼問題呢?
答1：寬帶放大器設計時特別要注意低噪聲問題，比如要電源供給必須足夠穩定等。
答2：1. 注意輸入和數出的阻抗匹配問題，比如共基輸入射隨輸出等
2. 各級的退偶問題，包括高頻和低頻紋波等
3. 深度負反饋，以及防止自激振蕩和環回自激等
4. 帶通濾波氣的設計問題
答3：實在不好回答，看不到實際的設計，一切建議還是老生常談：注意EMC的三要素，注意傳導和輻射路徑，注意電源分配和地彈噪聲。150MHz是模擬信號帶寬，數位訊號的上升沿多快呢？如果轉折頻率也在150MHz以下，個人認為，傳導耦合，電源平面輻射將是主要考慮的因素，先做好電源的分配，分割和去耦電路吧。80dB，增益夠高的，做好前極小信號及其參考電源和地的隔離保護，儘量降低這個部分的電源阻抗。
12、求教小功率直流永磁電機設計中EMC的方法和事項。生產了一款90W的直流永磁電機(110~120V，轉速2000/分鐘)EMC一直超標，生產後先把16槽改24槽，有做了軸絕緣，未能達標!現在又要設計生產125W的電機，如何處理？
答：直流永磁電機設計中EMC問題，主要由於電機轉動中產生反電動勢和換相時引起的打火。具體分析，可以使用RMxpert來設計優化電機參數，Maxwell2D來仿真EMI實際輻射。
13、是否可用阻抗邊界（Impedance）方式設定？或者用類似的分層阻抗 RLC阻??又或者使用designer設計電路和hfss協同作業？
答：集中電阻可以用RLC邊界實現；如果是薄膜電阻，可以用面阻抗或阻抗編輯實現。
14、我現在在對外殼有一圈金屬裝飾件的機器做靜電測試，測試中遇到：接觸放電4k時32k晶振沒問題，空氣放電8k停振的問題，如何處理？
答：有金屬的話，空氣放電和接觸放電效果差不多，建議你在金屬支架上噴絕緣漆試試。
15、我們現在測量PCB電磁輻射很麻煩，採用的是頻譜儀加自製的近場探頭，先不說精度的問題，光是遇到大電壓的點都很頭疼，生怕頻譜儀受損。不知能否通過仿真的方法解決。
答：首先，EMI的測試包括近場探頭和遠場的輻射測試，任何仿真工具都不可能替代實際的測試；其次，Ansoft的PCB單板噪聲和輻射仿真工具SIwave和任意三維結構的高頻結構仿真器HFSS分別可以仿真單板和系統的近場和遠場輻射，以及在有限屏蔽環境下的EMI輻射。 仿真的有效性，取決於你對自己設計的EMI問題的考慮以及相應的軟體設置。例如：單板上差模還是共模輻射，電流源還是電壓源輻射等等。就我們的一些實踐和經驗，絕大多數的EMI問題都可以通過仿真分析解決，而且與實際測試比較，效果非常好。
16、聽說Ansoft的EMC工具一般仿真1GHz以上頻率的，我們板上頻率最高的時鐘線是主晶片到SDRAM的只有133MHz，其餘大部分的頻率都是KHz級別的。我們主要用Hyperlynx做的SI/PI設計，操作比較簡單，但是現在整板的EMC依舊超標，影響畫面質量。另外，你們的工具和Mentor PADS有接口嗎？
答：Ansoft的工具可以仿真從直流到幾十GHz以上頻率的信號，只是相對其它工具而言，1GHz以上的有損傳輸線模型更加精確。據我所知，HyperLynx主要是做SI和crosstalk的仿真，以及一點單根信號線的EMI輻射分析，目前還沒有PI分析的功能。影響單板的EMC的原因很多，解決信號完整性和串擾只是解決EMC的其中一方面，電源平面的噪聲，去耦策略，屏蔽方式，電流分布路徑等都會影響到EMC指標。這些都可以再ansoft的SIwave工具中，通過仿真進行考察。補充說明，ansoft的工具與Mentor PADS有接口。
17、請說明一下什麼時候用分割底層來減少幹擾，什麼時候用地層分區來減少幹擾。
答：分割底層，我還沒聽說過，什麼意思？是否能舉個例子。 地層分割，主要是為了提??擾源和被幹擾體之間的隔離度，如數模之間的隔離。當然分割也會帶來諸如跨分割等信號完整性問題，利用ansoft的SIwave可以方便的檢查任意點之間的隔離度。當然提高隔離度，還有其它辦法，分層、去耦、單點連接、都是辦法，具體應用的效果可以用軟體仿真。
18、電容跨接兩個不同的電源銅箔分區用作高頻信號的回流路徑，眾所周知電容隔直流通交流，頻率越高電流越流暢，我的疑惑是現今接入PCB中的電平大都是經過慮除交流的，那麼如前所述電容通過的是什麼呢?"交流的信號"嗎?
答1：這個問題很有點玄妙，沒見過很服人的解釋。對於交流，理想的是，電源和地「短路」，然而實際上其間的阻抗不可能真的是0 。你說的電容，容量不能太大，以體現出「低頻一點接地，搞頻多點接地」這一原則。這大概就是該電容的存在價值。經常遇到這樣的情況：2個各自帶有電源的部件連接後，產生了莫名其妙的幹擾，用個瓷片電容跨在2個電源間，幹擾就沒了。
答2：該電容是用來做穩壓和EMI用的，通過的是交流信號。「現今接入PCB中的電平大都是經過慮除交流的」的確如此，不過別忘了，數字電路本身就會產生交流信號而對電源造成幹擾，當大量的開關管同時作用時，對電源造成的波動是非常大的。不過在實際中，這種電容主要是起到輔助的作用，用來提高系統的性能，其它地方設計的好的話，完全可以不要。
答3：交流即是變化的。對於所謂的直流電平，比如電源來說，由於布線存在阻抗，當他的負載發生變化，對電源的需求就會變化，或大或小。這種情況下，「串聯」的布線阻抗就會產生或大或小的壓降。於是，直流電源上就有了交流的信號。這個信號的頻率與負責變化的頻率有關。電容的作用在於，就近存儲一定的電荷能量，讓這種變化所需要的能量可以直接從電容處獲得。近似地，電容（這時可以看成電源啦）和負載之間好像就有了一條交流迴路。電容起到交流迴路的作用，大致就是這樣的吧……
19、公司新做了一款手機，在做3C認證時有一項輻射指標沒過，頻率為50-60M，超過了5dB，應該是充電器引起的，就加了幾個電容，其它的沒有，電容有1uF，100uF的。請問有沒有什麼好的解決方案（不改充電器只更改手機電路）。在手機板的充電器的輸入端加電容能解決嗎？
答1：電容大的加大，小的改小，串個BIT，不過是電池導致的可能性不是很大。
答2：你將變頻電感的外殼進行對地短接和屏蔽試試。
20、PCB設計如何避免高頻幹擾？
答：避免高頻幹擾的基本思路是儘量降低高頻信號電磁場的幹擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲幹擾。
21、PCB設計中如何解決高速布線與EMI的衝突？
答：因EMI所加的電阻電容或ferrite bead， 不能造成信號的一些電氣特性不符合規範。 所以， 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題， 如高速信號走內層。 最後才用電阻電容或ferrite bead的方式， 以降低對信號的傷害。
22、若干PCB組成系統，各板之間的地線應如何連接？
答：各個PCB板子相互連接之間的信號或電源在動作時，例如A板子有電源或信號送到B板子，一定會有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環路，尤其是電流較大的部分，調整地層或地線的接法，來控制電流的走法(例如，在某處製造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。
23、PCB設計中差分信號線中間可否加地線？
答：差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。
24、適當選擇PCB與外殼接地的點的原則是什麼？
答：選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以儘量縮小整個電流迴路面積，也就減少電磁輻射。
25、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導致走線的相互幹擾增強，同時走線過細也使阻抗無法降低，請介紹在高速（>100MHz）高密度PCB設計中的技巧？
答：在設計高速高密度PCB時，串擾(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方：
1.控制走線特性阻抗的連續與匹配。
2.走線間距的大小。一般常看到的間距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同晶片信號的結果可能不同。
3.選擇適當的端接方式。
4.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串擾比同層相鄰走線的情形還大。
5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的製作成本會增加。 在實際執行時確實很難達到完全平行與等長，不過還是要儘量做到。
除此以外，可以預留差分端接和共模端接，以緩和對時序與信號完整性的影響。
26、PCB設計中模擬電源處的濾波經常是用LC電路。但是為什麼有時LC比RC濾波效果差？
答： LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。
27、PCB設計中濾波時選用電感，電容值的方法是什麼？
答：電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應能力。如果LC的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經此電感的速度，增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規範值的大小有關。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。 另外，如果這LC是放在開關式電源(switching regulation power)的輸出端時，還要注意此LC所產生的極點零點(pole/zero)對負反饋控制(negative feedback control)迴路穩定度的影響。
28、EMI的問題和信號完整性的問題，是相互關聯的，如何在定義標準的過程中，平衡兩者?
答：信號完整性和EMC還處於草案中不便於公開，至信號完整性和EMI兩者如何平衡，這不是測試規範的事，如果要達到二者平衡，最好是降低通信速度，但大家都不認可。
29、PCB設計中如何儘可能的達到EMC要求，又不致造成太大的成本壓力？
答： PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。
1、儘可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。
2、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割，並將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。
7、電源層比地層內縮20H，H為電源層與地層之間的距離。
30、PCB設計中當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？
答：將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉， 模擬的信號依然會被地噪聲幹擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。
31、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規則呢？
答：一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬於頻率較高的部分(>30MHz)後者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置， PCB迭層的安排， 重要聯機的走法， 器件的選擇等， 如果這些沒有事前有較佳的安排， 事後解決則會事倍功半， 增加成本. 例如時鐘產生器的位置儘量不要靠近對外的連接器， 高速信號儘量走內層並注意特性阻抗匹配與參考層的連續以減少反射， 器件所推的信號之斜率(slew rate)儘量小以減低高頻成分， 選擇去耦合(decoupling/bypass)電容時注意其頻
率響應是否符合需求以降低電源層噪聲. 另外， 注意高頻信號電流之回流路徑使其迴路面積儘量小(也就是迴路阻抗loop impedance儘量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的範圍. 最後， 適當的選擇PCB與外殼的接地點(chassis ground)。
32、PCB設計時，怎樣通過安排迭層來減少EMI問題？
答：首先，EMI要從系統考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模幹擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模幹擾有好處。
33、PCB設計時，為何要鋪銅？
答：一般鋪銅有幾個方面原因：
１，EMC.對於大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。
２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對於布線較少的PCB板層鋪銅。
３，信號完整性要求，給高頻數位訊號一個完整的回流路徑，並減少直流網絡的布線。
當然還有散熱，特殊器件安裝要求鋪銅等等原因。
34、安規問題：FCC、EMC的具體含義是什麼？
答： FCC: federal communication commission 美國通信委員會；EMC: electro megnetic compatibility 電磁兼容。FCC是個標準組織，EMC是一個標準。標準頒布都有相應的原因，標準和測試方法。
35、在做pcb板的時候，為了減小幹擾，地線是否應該構成閉和形式？
答：在做PCB板的時候，一般來講都要減小迴路面積，以便減少幹擾，布地線的時候，也不 應布成閉合形式，而是布成樹枝狀較好，還有就是要儘可能增大地的面積。
36、PCB設計中，如何避免串擾？
答：變化的信號（例如階躍信號）沿傳輸線由A到B傳播，傳輸線C-D上會產生耦合信號，變化的信號一旦結束也就是信號恢復到穩定的直流電平時，耦合信號也就不存在了，因此串擾僅發生在信號跳變的過程當中，並且信號沿的變化（轉換率）越快，產生的串擾也就越大。空間中耦合的電磁場可以提取為無數耦合電容和耦合電感的集合，其中由耦合電容產生的串擾信號在受害網絡上可以分成前向串擾和反向串擾Sc，這個兩個信號極性相同；由耦合電感產生的串擾信號也分成前向串擾和反向串擾SL，這兩個信號極性相反。
耦合電感電容產生的前向串擾和反向串擾同時存在，並且大小几乎相等，這樣，在受害網絡上的前向串擾信號由於極性相反，相互抵消，反向串擾極性相同，疊加增強。串擾分析的模式通常包括默認模式，三態模式和最壞情況模式分析。默認模式類似我們實際對串擾測試的方式，即侵害網絡驅動器由翻轉信號驅動，受害網絡驅動器保持初始狀態（高電平或低電平），然後計算串擾值。這種方式對於單向信號的串擾分析比較有效。三態模式是指侵害網絡驅動器由翻轉信號驅動，受害的網絡的三態終端置為高阻狀態，來檢測串擾大小。這種方式對雙向或複雜拓樸網絡比較有效。最壞情況分析是指將受害網絡的驅動器保持初始狀態，仿真器計算所有默認侵害網絡對每一個受害網絡的串擾的總和。這種方式一般只對個別關鍵網絡進行分析，因為要計算的組合太多，仿真速度比較慢。
37、在EMC測試中發現時鐘信號的諧波超標十分嚴重，只是在電源引腳上連接去耦電容。在PCB設計中需要注意哪些方面以抑止電磁輻射呢？
答： EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導方式傳播，此外，必要的匹配和屏蔽也是需要的。
38、在PCB設計中，通常將地線又分為保護地和信號地；電源地又分為數字地和模擬地，為什麼要對地線進行劃分？
答：劃分地的目的主要是出於EMC的考慮，擔心數字部分電源和地上的噪聲會對其它信號，特別是模擬信號通過傳導途徑有幹擾。至於信號的和保護地的劃分，是因為EMC中ESD靜放電的考慮，類似於我們生活中避雷針接地的作用。無論怎樣分，最終的大地只有一個。只是噪聲瀉放途徑不同而已。
39、PCB設計中，在布時鐘時，有必要兩邊加地線屏蔽嗎？
答：是否加屏蔽地線要根據板上的串擾/EMI情況來決定，而且如對屏蔽地線的處理不好，有可能反而會使情況更糟。
40、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關係？是否會隨著它們變化而變化？如果有關係，能否有公式說明它們之間的關係？
答：應該說侵害網絡對受害網絡造成的串擾與信號變化沿有關，變化越快，引起的串擾越大，（V=L*di/dt）。串擾對受害網絡上數位訊號的判決影響則與信號頻率有關，頻率越快，影響越大。
41、在設計PCB板時，有如下兩個疊層方案： 疊層1 》信號 》地 》信號 》電源＋1.5V 》信號 》電源＋2.5V 》信號 》電源＋1.25V 》電源＋1.2V 》信號 》電源＋3.3V 》信號 》電源＋1.8V 》信號 》地 》信號 疊層2 》信號 》地 》信號 》電源＋1.5V 》信號 》地 》信號 》電源＋1.25V +1.8V 》電源＋2.5V +1.2V 》信號 》地 》信號 》電源＋3.3V 》信號 》地 》信號 哪一種疊層順序比較優選？對於疊層2，中間的兩個分割電源層是否會對相鄰的信號層產生影響？這兩個信號層已經有地平面給信號作為回流路徑。
答：應該說兩種層疊各有好處。第一種保證了平面層的完整，第二種增加了地層數目，有效降低了電源平面的阻抗，對抑制系統EMI有好處。 理論上講，電源平面和地平面對於交流信號是等效的。但實際上，地平面具有比電源平面更好的交流阻抗，信號優選地平面作為回流平面。但是由於層疊厚度因素的影響，例如信號和電源層間介質厚度小於與地之間的介質厚度，第二種層疊中跨分割的信號同樣在電源分隔處存在信號回流不完整的問題。
42、在使用protel 99se軟體設計PCB時，處理器的是8?C51，晶振12MHZ 系統中還有一個40KHZ的超聲波信號和800hz的音頻信號，此時如何設計PCB才能提供高抗幹擾能力?對於89C51等單片機而言，多大的信號的時候能夠影響89C51的正常工??除了拉大兩者之間的距離之外，還有沒有其它的技巧來提高系統抗幹擾的能力?
答： PCB設計提供高抗幹擾能力，當然需要儘量降低幹擾源信號的信號變化沿速率，具體多高頻率的信號，要看幹擾信號是那種電平，PCB布線多長。除了拉開間距外，通過匹配或拓撲解決幹擾信號的反射，過衝等問題，也可以有效降低信號幹擾。
43、請問在PCB 布線中電源的分布和布線是否也需要象接地一樣注意。若不注意會帶來什麼樣的問題？會增加幹擾麼？
答：電源若作為平面層處理，其方式應該類似於地層的處理，當然，為了降低電源的共模輻射，建議內縮20倍的電源層距地層的高度。如果布線，建議走樹狀結構，注意避免電源環路問題。電源閉環會引起較大的共模輻射。
44、我做了個TFT LCD的顯示屏，別人在做EMC測試時，幹擾信號通過空間傳導過來，導致屏幕顯示的圖象會晃動，幅度挺大的。誰能指點下，要怎麼處理！是在幾股信號線上加幹擾脈衝群，具體是叫什麼名字我也不太清楚，幹擾信號通過信號線輻射出來的。
答：如果是單獨的LCD，EMC測試中的脈衝群試驗幾乎是過不去的，特別是用耦合鉗的時候，會夠你受的了。如果是儀器中用到了LCD，就不難解決了，例如信號線的退耦處理，導電膏適當減小LCD入口的阻抗，屏表面加屏蔽導電絲網等。
45、前段時間EMC測試，GSM固定無線電話在100MHz-300MHz之間有輻射雜散現象。之後，公司寄給我兩部噴有靜電漆的屏蔽外殼話機，實驗室不準換整部話機，我就把噴有鐵磁性材料的靜電漆的外殼換到了要修改測試的話機上。測試結果顯示以前的雜散現象沒有了，但是主頻出現了問題，話機工作的主頻是902MHz，但在905-910MHz之間又出現了幾個頻率，基本情況就是這樣。修改過程中，我只換了外殼，電路板和其他硬體都沒有做任何修改 。
答：話機種類可以理解為：無線手機、無繩電話等等。需要明確一下：話機的類型、主機工作頻率範圍以及機殼靜電噴塗材料的類型：如鐵磁類或非鐵磁類導電材料以及導電率等
。
46、使用Protel Dxp實心敷銅時選pour over all same net objects有什麼副作用？會不會引起幹擾信號在整塊板上亂竄，從而影響性能？我做的是一塊低頻的數據採集卡，這個問題可能不需要擔心，但還是想搞清楚。
答1：對於模、數混合的PCB板，模、數、地建議分開，最後再同點接地，如用「瓷珠」或0歐電阻連接。高速的數據線最好有兩根地線平行走，可以減少幹擾。
答2：pour over all same net objects對信號的性能沒有什麼影響，只是對一些焊盤的焊接有影響，散熱比較快。這樣做對EMI應該是有好處的。增加焊盤與銅的接觸面積。
答3：實心敷銅時選pour over all same net objects不會有副作用。應該選擇為鋪花焊盤而不是實心焊盤，因為實心焊盤散熱快，可能導致回流焊時發生立碑的情況。
47、請問什麼是磁珠，有什麼用途？磁珠連接、電感連接或者0歐姆電阻連接又是什麼 ？
答：磁珠專用於抑制信號線、電源線上的高頻噪聲和尖峰幹擾，還具有吸收靜電脈衝的能力。
磁珠是用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDR SDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應用頻率範圍很少超過錯50MHZ。
磁珠的功能主要是消除存在於傳輸線結構（電路）中的RF噪聲，RF能量是疊加在直流傳輸電平上的交流正弦波成分，直流成分是需要的有用信號，而射頻RF能量卻是無用的電磁幹 擾沿著線路傳輸和輻射（EMI）。要消除這些不需要的信號能量，使用片式磁珠扮演高頻電阻的角色（衰減器），該器件允許直流信號通過，而濾除交流信號。通常高頻信號為30MHz以上，然而，低頻信號也會受到片式磁珠的影響。
要正確的選擇磁珠，必須注意以下幾點：
1、不需要的信號的頻率範圍為多少;
2、噪聲源是誰;
3、需要多大的噪聲衰減;
4、環境條件是什麼（溫度，直流電壓，結構強度）;
5、電路和負載阻抗是多少;
6、是否有空間在PCB板上放置磁珠;
前三條通過觀察廠家提供的阻抗頻率曲線就可以判斷。在阻抗曲線中三條曲線都非常重要，即電阻，感抗和總阻抗。總阻抗通過ZR22πfL()2+:=fL來描述。通過這一曲線，選擇在希望衰減噪聲的頻率範圍內具有最大阻抗而在低頻和直流下信號衰減儘量小的磁珠型號。 片式磁珠在過大的直流電壓下，阻抗特性會受到影響，另外，如果工作溫升過高，或者外部磁場過大，磁珠的阻抗都會受到不利的影響。 使用片式磁珠和片式電感的原因： 是使用片式磁珠還是片式電感主要還在於應用。在諧振電路中需要使用片式電感。而需要消除不需要的EMI噪聲時，使用片式磁珠是最佳的選擇。
48、剛才是做硬體設計的工作。請教各位怎麼樣確定消除導線間串擾得電容容值。
答：在PCB布線時應該注意不要有太長的平行走線，尤其是高速或高擺幅信號。如果無法避免，其間保持足夠的距離或者添加地線隔離。受體積限制和抗幹擾要求高的部位可用金屬屏蔽合隔離。
49、在實際做產品的時候發現了一個很頭疼的問題。將開發的樣機放在某個幹擾很厲害的車上的時候，為了解決續流的問題，講一個小電瓶並接在汽車的電源上（加了一個二極體防止小電瓶的電壓被拉跨。）但是發現一旦與汽車的打鐵地線一連接，終端就會被幹擾。有好的建議嗎？
答：這是很明顯的EMC問題，車上電火花幹擾，導致你的終端設備被幹擾，這個幹擾可能是輻射，也可能是傳導到你的終端。
這個問題很多種原因：
1、接地問題，你的終端主板上地線的走線問題，布銅的情況
2、外殼的屏蔽問題，做好是金屬外殼，將不是金屬部分外殼用錫箔封上，可以一試
3、線路板的布局，電源部分和CPU部分儘量分開，電源部分走線要儘量粗，儘量短，布線規則很重要
4、線路板的層數比較重要，一般汽車上電子產品主板最好是至少4層板，兩層板抗幹擾可能較差
5、加磁環，你可以考慮在做試驗時在電源線上套上磁環
當然可能還有很多別的解決方法，具體情況可能不一樣，希望對你能夠有所幫助
50、問在電路中，為什麼在 SCL、SDA、AS都串聯一個電阻，電阻的大小在電路中都會有什麼影響？
答：上拉是增加?q幹擾能力的，一般取值Vcc/1mA~10K；串聯是阻尼用的，一般取33ohm~ 470ohm， 即當信號線上的脈衝頻率較高時將會從線的一端反射到另一端，這將可能影響數據及有EMI，加串一個電阻在線中間將可有效控制這種反射。
51、品在做CE/FCC測試時，如果在200MHz時輻射偏高，超過可接受的範圍，應該怎麼消除，磁珠應該怎麼選擇，另外晶振倍頻部分的輻射應該如何去消除。
答：你談到的問題實在是太簡單，沒有辦法給與你一個非常準確的答覆，不過根據我個人的經驗，給點思考的方法。
如果你能肯定是倍頻，則主要對產生倍頻的器件進行進行處理，這應該是有目標的，在處理是可以直接試一試，將產生倍頻的器件進行一個簡單的屏蔽（只需要用可樂罐做個屏蔽罩，關鍵是要注意接地。）在進行測試看看輻射值是否降低，如果降低則明確輻射的來源，在專門對其進行屏蔽處理。如果沒有變化，則應重點考慮一下，露在外面的傳輸線，如果傳輸線能接地一定要接地，最好能採用屏蔽線試一試，看看有沒有變化，以確認是否與傳輸線有關。最後就是箱體本身的屏蔽問題，這個問題比較複雜，而且成本較高，是在沒有辦法的情況才考慮解決的方式。這幾種方式都嘗試後，輻射值應該會降低的。
52、最近在寫一個2KW的吸塵器軟體，功能是實現了，但過不了EMC。請指點下，軟體上面採用哪種算法，可以過EMC! 功能簡述如下：
1、軟起動和軟調速功能。(所謂軟起動也就是電機慢慢的加速，速度不會突變)
2、可以調節電機的轉速。
3、是用可控矽控制電機的。控制方式是對正弦波斬波。
在硬體方面，電路很簡單，硬體處理EMC就只一個0.1uF的安規電容。
答： 和硬體方面溝通，可能要多下功夫，單純軟體很難解決。
53、DECODER中的DA的轉換頻率從晶片裡面順電源和地輻射出來，為166M。我在電源上並了個1N ，或630P，或30P但都屢不掉。兩層板，電源迴路很短，請給點建議，並分析下濾不掉的原因。
答1：電源的質量差（負載能力），DA應該單獨用一個電源。
答2：首先檢查輸出端接地是否良好，在將信號輸出埠串BEAD試試。
答3：我認為你可以將其地用100M磁珠損號166M高頻。
54、 要做多路的溫度採集，用的是K型熱電偶，電源用電荷泵轉換模塊，信號調理部分想用AD620和OP07做二級放大，現在有幾個地方不太有把握，請做過的幫忙！
一是電源，我現在用12v電瓶供電，用電荷泵轉換成+/-12v，這樣的電壓有一定的紋波，對信號的採集比較不利，是否該直接用電瓶電壓做成單電源的呢？
二是熱電偶的兩個信號端是否按AD620的數據手冊上例子一樣直接輸入AD620的輸入端即可，我看手冊上還有EMI FILTER的部分，這部分對測量熱電偶的情況應該怎麼加進去呢？熱電偶的冷端是該接地還是接一個穩定的電壓呢？
三，因為我要求的溫度涉及到零下，因此AD620輸出後要分別經過同相放大和反相放大再送入A/D埠，我打算用OP07製作二級濾波，一級是無限增益濾波電路，二級是同相放大2倍和反相放大2倍的濾波電路，不知道這樣可不可以？
答：如你的熱電偶的冷端接地(許多設備熱電偶一端已接地)，而且測溫零度以下，你最好還是用+/-電源。這是通常的做法。電源的紋波要好，但不一定正負對稱，你可再加穩定的LDO實現。低頻濾波對結果很有影響，但一級濾波應能滿足，EMI部分要看你的應用環境。對多路測溫，你可將多路器放在放大之前以降低成本。多路器應要差分輸入，熱電偶輸入導線也應是熱電偶型的，挺貴的。
55、電磁兼容的一些基本問題：認證中經常遇到的一些EMC問題。
答：下面是總結出來的一些針對於電子產品中的部分問題。
一般電子產品都最容易出的問題有：RE--輻射，CE--傳導，ESD--靜電。
通訊類電子產品不光包括以上三項：RE，CE，ESD，還有Surge--浪湧（雷擊，打雷）
醫療器械最容易出現的問題是：ESD--靜電，EFT--瞬態脈衝抗幹擾，CS--傳導抗幹擾，RS--輻射抗幹擾
針對於北方乾燥地區，產品的ESD--靜電要求要很高。
針對於像四川和一些西南多雷地區，EFT防雷要求要很高。
56、請問怎樣才能去除IC中的電磁幹擾?
答：IC受到的電磁幹擾，主要是來自靜電（ESD）。解決IC免受ESD幹擾，一方面在布板時候要考慮ESD（以及EMI）的問題，另一方面要考慮增加器件進行ESD保護。目前有兩種器件 ：壓敏電阻（Varistor）和瞬態電壓抑制器TVS（Transient Voltage Suppressor）。前者由氧化鋅構成，響應速度相對慢，電壓抑制相對差，而且每受一次ESD衝擊，就會老化， 直到失效。而TVS是半導體製成，響應速度快，電壓抑制好，可以無限次使用。從成本角度看，壓敏電阻成本要比TVS低。
57、電磁幹擾現象表現：尤其是GPS應用在PMP這種產品，功能是MP4、MP3、FM調頻+GPS導航功能的手持車載兩用的GPS終端產品，手持車載兩用的GPS導航終端一定的有一個內置GPS Antenna，這樣GPS Antenna與GPS終端產品上的MCU、SDROM、晶振等元器件很容易產生電磁幹擾，致使GPS Antenna的收星能力下降很多，幾乎沒辦法正常定位。不知道有沒有GPS設計開發者遇到過這樣的電磁幹擾，然後採取有效的辦法解決這樣的電磁幹擾，什麼樣的解決辦法？？
答1：我覺得這個問題主要出在電路設計上，多半是電路的保護跟屏蔽做的不好，我現在的客戶已經沒有這方面的困惑了，他們現在有兩部分電磁幹擾現象，但基本都已經解決/bluetooth的電磁幹擾，2 遙控器的電磁幹擾，解決辦法:第1項我還沒找到答案，第2項增大遙控器的有效距離到5M。
答2：各功能模塊在PCB上的分布很重要，在PCB Layer之前要根據電流大小，各部分晶體頻率，合理規劃，然後各部分接地非常重要，此為解決共電源和地的幹擾。 根據實測，主要振蕩源之間的空間距離對輻射影響很大，稍遠離對幹擾有明顯降低，如空間不允許，有必要對其做局部屏蔽，但前提是在PCB同一塊接地區內，然後對電源的出入口去耦，磁珠電容是不錯的選擇，藍牙及GPS可印板電感。電源 DC/DC的轉換頻率選擇也很重要，不要讓倍頻（多次諧波）與其他電路的頻率（特別是接受）重合，有些DC/DC頻率是固定的，加簡單的濾波電路就可以。同頻抑制是引起GPS接受和遙控接受靈敏度下降的主要原因。還有，接受電路的本振幅度要調的儘量小，否則會成為一個持續的幹擾源。我們將藍牙，GPS接受，另一個2.4GHz收發器，433M遙控接收均繼承在一個盒子內，效果還不錯，GPS接收靈敏度很高。
58、遇到一個單片機系統
1. 主控晶片摩託羅拉的MC908JL3
2. 8M陶瓷諧振
3. 電源採用連接線接入
現在是EMI中的傳導電壓在24M的位置單點超標0.8dB。請各位指點有沒有什麼好的方法抑制超標。列入加磁環、加Y2電容等。再有這個頻率是傳導範圍還是輻射範圍?
答：到底是EMI實驗中24M超標還是做傳導時24M超標，如果是前者的話就是輻射超標，若是後者則傳導超標。
59、用雙向可控矽控制直流電機的調速，但電機會干擾電源影響過零檢則，造成不受控或速度?j變。請各位指教！
答1: 出現這中現象的可能性有：1、電機屬於非阻性負載，所以電路中產生相位移動，導致控制不準；可以加電容過濾；2、一般雙向可控矽控制大功率或大電流負載，採用過零導通，而不是調相，可減少EMC的影響。
答2:流移相調速很常用的，如果過零檢測的硬體部分沒問題的話，就要仔細改進軟體的處理方式了，在一個周期內(50Hz 20mS)要處理兩次可控矽的導通，檢測到過零後的延遲輸出時間決定你的移相角度，
60、請問那位大俠做過V.35、E1、G.703（6?K）、繼電器接口的EMC設計？能否給點建議？
主要要過下面幾個標準：
GB/T 17626.12（IEC61000-4-12）電磁兼容試驗和測量技術 振蕩波抗幹擾度試驗
GB/T17626.2（IEC61000-4-2）電磁兼容試驗和測量技術 靜電放電抗幹擾度試驗
GB/T 17626.3（IEC61000-4-3）電磁兼容試驗和測量技術 射頻電磁場輻射抗幹擾度測試
GB/T 17626.4（IEC61000-4-4）電磁兼容試驗和測量技術 電快速瞬變脈衝群抗幹擾度試驗
GB/T 17626.5（IEC61000-4-5）電磁兼容試驗和測量技術 浪湧衝擊抗幹擾度試驗GB/T 17626.6（IEC61000-4-6）電磁兼容試驗和測量技術 射頻場感應的傳導騷擾抗幹擾度
答：這些標準都是EMC測試的一些基礎標準，還需要結合你的產品確定具體指標。你的這些接口是通信接口，一般有標準電路。當單板原理圖濾波設計、PCB的正確布局布線設計的時候，一般都可以通過測試，其他情況下需要增加EMC濾波、瞬態抑制器件，這需要結合具體接口分析。
61、布線不能跨越分割電源之間的間隙，哪位大蝦可以給個詳細說明啊？
答：如果一個電源層被分割成幾個不同的電源部分，如有3.3V、5V等的電源，信號線最好不要同時出現在不同的電源平面上，即布線不能跨越分割電源之間的間隙，否則會出現不必要的EMC問題，對地也一樣，布線也不能跨越分割地之間的間隙。
62、現用單片機通過達林頓管、光藕控制一12V繼電器來控制交流接觸器的吸合，在吸合瞬間常導致單片機復位，通過示波器測復位腳，能檢測到有效復位信號（使用三腳的復位IC）。單片機使用5V供電，5V穩壓管前後均已接1000uF電容，且用示波器檢測未發現電源波動。另外，如果繼電器空載（不接交流接觸器）則未發現復位現象。請問各位該如何解決
？
答1：可以在交流接觸器線圈兩端並聯一電阻和電容串聯的阻容吸收回路，電容的容量在0.01UF---0.47UF之間現在，耐壓最好高於線圈額定電壓的2－3倍，看這樣行不行？
答2：這個應該是交流接觸器動作時產生的EMC幹擾所致。樓上朋友的阻容吸收是個不錯的解決辦法，同時也可以考慮在12V繼電器的輸出觸點並聯100P到47P的高壓電容試試。
答3：在交流接觸器加RC吸收是有效的。但是你還的檢查你的電源迴路，看看你的CPU電源走線是否太長，儘量在晶片的電源腳上並去偶電容，還有就是穩壓部分也可以加LC吸收回路，儘可能的吸收來自電源的幹擾。
答4：先不帶負載看看是否有同樣現象出現，分級判斷排出問題。可先不接光藕，再不接繼電器。如果不接光藕還是出現復位，查查硬體輸出埠是否和復位有短路，如果沒有復位，可以接光藕但不接繼電器。還出現復位可能的情況是地線太細，復位腳的地離光藕太近而且遠離電源，光藕的限流電阻太小，導致地電位瞬時抬高。布線時CPU要遠離大電流的器件，地線採用星型單點接地。如果還是出現復位，就是繼電器線圈和馳點電弧或大負載的變化引起的電磁幹擾。可採取屏蔽和消除觸點拉弧的一些方法來解決。多數情況是電源沒處理好，地線或+5V線過長過細。CPU位置不合理
63、交流濾波器與直流濾波是否可以互用？一般而言，交流線濾波器可以用在直流的場合，但是直流線濾波器絕對不能用在交流的場合，這是為什麼？
答：直流濾波器中使用的旁路電容是直流電容，用在交流條件下可能會發生過熱而損壞，如果直流電容的耐壓較低，還會被擊穿而損壞。即使不會發生這兩種情況，一般直流濾波器中的共模旁路電容的容量較大，用在交流的場合會發生過大的漏電流，違反安全標準的規定。
64、在一個盒式設備中，比如乙太網交換機或PC機，存在機殼地和電路地工作地，我發現有些設備將兩個地用電容連接，有些用0電阻連接，有些用鐵氧體連接，究竟哪一個對？
答：我們一般使用102高壓瓷介電容。
65、「機構的防護」是指什麼？是不是機殼的防??
答：是的，機殼要儘量嚴密，少用或不用導電材料，儘可能接地。
66、請問產品全部採用金屬做為外殼(如鋁，不鏽鋼等材質)對產品的ESD防護有何大的影響?應怎樣處理較好?
答：產品全部用金屬外殼，如果接地不良當然不利於ESD的防護，但只要做好接地就不會有什麼問題。至於如何接地就要看設備的具體情況了，如果是大型設備，可以通過設備直接接大地，效果當然會很理想的。
67、為什麼頻譜分析儀不能觀測靜電放電等瞬態幹擾？
答：因為頻譜分析儀是一種窄帶掃頻接收機，它在某一時刻僅接收某個頻率範圍內的能量。而靜電放電等瞬態幹擾是一種脈衝幹擾，其頻譜範圍很寬，但時間很短，這樣頻譜分析儀在瞬態幹擾發生時觀察到的僅是其總能量的一小部分，不能反映實際的幹擾情況。
68、在現場進行電磁幹擾問題診斷時，往往需要使用近場探頭和頻譜分析儀，怎樣用同軸電纜製作一個簡易的近場探頭？
答：將同軸電纜的外層（屏蔽層）剝開，使芯線暴露出來，將芯線繞成一個直徑1~2 釐米小環（1~3 匝），焊接在外層上。
69、測量人體的生物磁信息是一種新的醫療診斷方法，這種生物磁的測量必須在磁場屏蔽室中進行， 這個屏蔽室必須能屏蔽從靜磁場到1GHz 的交變電磁場，請提出這個屏蔽室的
設計方案。
答：首先考慮屏蔽材料的選擇問題，由於要屏蔽頻率很低的磁場，因此要使用高導磁率的材料，比如坡莫合金。由於坡莫合金經過加工後，導磁率會降低，必須進行熱處理。因此，屏蔽室要作成拼裝式的，由板材拼裝而成。事先將各塊板材按照設計加工好，然後進行熱處理，運輸到現場，十分小心的進行安裝。每塊板材的結合處要重疊起來，以便形成連續的磁通路。這樣構成的屏蔽室能夠對低頻磁場有較好的屏蔽效能，但縫隙會產生高頻洩漏。為了彌補這個不足，在坡莫合金屏蔽室的外層用鋁板焊接成第二層屏蔽，對高頻電磁場起到屏蔽作用。
70、 設計屏蔽機箱時，根據哪些因素選擇屏蔽材料？
答：從電磁屏蔽的角度考慮，主要要考慮所屏蔽的電場波的種類。對於電場波、平面波或頻率較高的磁場波，一般金屬都可以滿足要求，對於低頻磁場波，要使用導磁率較高的材料。
查看電源工程師各地工資水平，請關注本公眾號然後回覆：工資
電源界第一大公眾平臺17000+電源工程師關注
☞如何關注我們？
搜微信號「dianyuankaifa」
歡迎點擊左下方的「寫評論」發表意見。
點擊「閱讀原文」查看開關電源視頻教程。