Quartus II和Nios II使用時遇到的錯誤及解決方法總結

問題1：

nios燒寫報錯error code 8 base=0x211000 --epcs --sidp=0x212AA0 --id=0x0 --accept-bad-sysid --device=1

代碼太大，超出了代碼空間的大小。

問題2:

nios 調試時出現FAILED downloading ELFfailed ,Nios調試的時候出現downloadingELFprocess failed但是 燒寫 正常;並且在調試的過程中提示出錯位置 Verify failed between address 0x11000 and 0x1101F
Leaving target processor paused

發現提示錯誤的器件是epcs,其實epcs是沒有問題的。通過修改bsp的配置即可,Bsp右擊-nios ii –bspeditor 取消選中所有選項即可。

問題3：

qsys加入epcs後的waring問題
Warning (12251): Kernel: "No matching role found for EPCS:epcs_control_port:endofpacket (endofpacket)"
Warning (12251): Kernel: "No matching role found for EPCS:epcs_control_port:dataavailable (dataavailable)"
Warning (12251): Kernel: "No matching role found for EPCS:epcs_control_port:readyfordata (readyfordata)"

因為同時出現了nios中燒寫flash時候報epcs錯誤。後發現是代碼太大超出了限制。精簡代碼後，quartus 編譯不再報錯。

問題4：

Quartus iiError (170040): Can't place all RAM cells in design Error: Peakvirtual memory: 882 megabytes

原因 ram資源不夠。

問題5：

Description Resource Path Location Type undefined reference to `__alt_invalid' alt_sys_init.c problem.

nios中偶爾出現了這個錯誤，後發現dsp文件的配置有錯誤，在dsp文件右擊，選擇niosii—dsp editor，打開的dsp edit偶爾選項卡中，在前面三項都選擇jtag_uart再次編譯工程，不會報錯。打開APP工程內的Makefile，尋找C_SRCS關鍵字，沒有的話自己手動加入。然後在後面添加錯誤的文件C_SRCS += src/debug/debug.c。

問題6 ：

Quartus II Error (12153): Can't elaborate top-leveluser hierarchy

Quartus II不能精細的頂級用戶層次結構實體名字與你的工程名不一致。

問題7：

Description Resource Path Location Type address 0x17fa0 of RGLVPulseSoftware.elfsection `.rwdata' is not within region `onchip_memory2' RGLVPulseSoftware C/C++ Problem address 0x19e84 of RGLVPulseSoftware.elfsection `.onchip_memory2' is not within region onchip_memory2'C/C++ Problem

也是片上ram空間不夠引起的。

問題8：

nios ii SEVERE System ID mismatch -connected 0x1001703a, expected 0x0.

原因一：

nios ide/sdk使用的sopcinfo或者ptf文件和你對fpga配置的文件不是同一個工程建立的。
原因二：

system id不正確。在qsys中刪除systemid組件並重新添加，然後generate 解決。

問題9：

Error (176310): Can't place multiple pinsassigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
Info(176311): Pin o_epcs_sdo is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
Info(176311): Pin ~ALTERA_ASDO_DATA1~ is assigned to pin location Pin_6(IOPAD_X0_Y22_N21)

原因是不能分配給多功能管腳Pin_K22 。這是由於Pin_K22 是一個多功能管腳，還有一個功能是nCEO，也是默認的功能。如果要用它當普通IO，需要提前設置一下：

assignments>device>deviceand pin options>dual-purpose pins裡面把nCEO設置成use as regular i/o就可以了。

問題10：

Error: Can't place 108 pins with 2.5 V I/Ostandard because Fitter has only 81 such free pins available for generalpurpose I/O placement.

為了避免以上情況的出現，常常使用Virtual Pin對非IO引腳的信號進行約束，經過約束的信號，綜合布線器將不對其分配IO資源。
具體方法如下：
在Quartus II中Assignments->AssignmentEditor，在Category欄選擇logicoptions，到列表中To列下添加要設置的引腳接口，將AssignmentName設置為Virtual Pin，將Value設置為On，Enabled 設置為Yes，如果需要設置的很多，可以通過在Pin Planner中將引腳複製過來。
　　這樣設置為Virtual Pin 就不會佔用FPGA的IO資源，而且時序仿真不會增加額外的延時，更加準確。

問題11：

用quartus設計框圖時出現錯誤,錯誤信息如下:

　　Error: Can't place 117 pins with LVTTLI/O standard because Fitter has only 85 such free pins available for generalpurpose I/O placement
　　Error: Can't place pins due to device constraints
　　Error: Can't fit design in device
　　Error: Quartus II Fitter wasunsuccessful. 3 errors, 0 warnings
　　Error: Quartus II Full Compilation wasunsuccessful. 3 errors, 0 warnings

解決方法：
在你開發的時候，你在給晶片指定管腳的時候， 可能因為某些原因刪除了一些管腳， 而你在ALL PIN列表中卻沒有刪除，當你繼續分配的時候，雖然你實際用到的管腳不到85，但是你曾經分配的管腳已經有117個了。所以解決方法很簡單，就是在ALLPIN列表中刪除未用管腳。

問題12：

Error: Can't place 98 pins with 3.3-VLVTTL I/O standard because Fitter has only 80 such free pins available forgeneral purpose I/O placement。

提示信息表明錯誤：不能夠放置98個3.3LVTTL I?O標準電平引腳，因為Fitter只能有80個空餘的引腳用來作為GPIO。請檢查你的工程管理的器件，不能滿足你的應用，得更換更多引腳或更高性能的晶片。

問題13：

quartus的Error Can't place multiple pins assigned to pin locatio
Error (176310): Can't place multiple pins assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
Info (176311): Pin o_epcs_sdo is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)
Info (176311): Pin ~ALTERA_ASDO_DATA1~ is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)

原因是不能分配給多功能管腳Pin_K22 。這是由於Pin_K22 是一個多功能管腳，還有一個功能是nCEO，也是默認的功能。如果要用它當普通IO，需要提前設置一下：

assignments>device>device and pin options>dual-purpose pins裡面把nCEO設置成use as regular i/o就可以了。

問題14：

nios ii SEVERE System ID mismatch - connected 0x1001703a, expected 0x0.

原因一：
nios ide/sdk使用的sopcinfo或者ptf文件和你對fpga配置的文件不是同一個工程建立的。
原因二：
system id不正確。在qsys中刪除systemid組件並重新添加，然後generate 解決。

問題15：

nios 中出現undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problem
nios中偶爾出現了這個錯誤，後發現dsp文件的配置有錯誤，

在dsp文件右擊，選擇nios ii—dsp editor 打開的dsp edit偶爾選項卡中，在前面三項都選擇jtag_uart再次編譯工程，不會報錯。

問題16:

Verifying 000xxxxx ( 0%) Verify failed between address 0xxxxxx and 0xxxxxx Leaving target processor

首先要根據address後面的兩個地址判斷出錯的到底是什麼器件。一般情況出現錯誤的大多是存儲器。判斷的方法是根據sopc中的地址，或者是system.h中的地址，查找相應出錯的器件。

檢查硬體焊接是否正常。很多時候有些問題是硬體焊接造成的，這個主要針對的是自己焊接的板子，一旦地址數據總線有任何焊接問題，都會出現verify failed錯誤。

檢查sopc中的componet是否正常。如果是自己加入的接口邏輯，這個部分要確認其正常與否。

檢查Quartus中的設計：
檢查引腳鎖定是否正確，必須一一對應，不能有一個錯誤；地址對齊問題：針對8、16、32位的外部存儲器，對應地址最低位的應該是0、1、2。也就是說如果用16位的外部存儲器，那麼它的最低位是ADD[1]，而ADD[0]是不用的，其他同理。數據總線必須是雙向IO口，這點很容易忽略。如果是SDRAM，需要計算並設定PLL的相移。

Nios IDE中檢查項目設計是否正確。

文章最後特別感謝網友李YZ對本文內容的貢獻。

Altera的Cyclone系列器件命名