時鐘的抖動及相噪分析

2020-12-25 電子產品世界

  ScopeArt按語:

本文引用地址:http://www.eepw.com.cn/article/265989.htm

  抖動測量一直被稱為示波器測試測量的最高境界。傳統最直觀的抖動測量方法是利用餘輝來查看波形的變化。後來演變為高等數學概率統計上的艱深問題,抖動測量結果準還是不準的問題就於是變得更加複雜。時鐘的特性可以用頻率計測量頻率的穩定度,用頻譜儀測量相噪,用示波器測量TIE抖動、周期抖動、cycle-cycle抖動。

  但是時域測量方法和頻域測量方法的原理分別是什麼? TIE抖動和相噪抖動之間的關係到底是怎麼推導的呢? ScopeArt先生就常遇到類似的問題,為此,特向本文作者主動邀稿。 作者是高人,但很低調。他為此文花費了很多時間,最終奉獻給大家的這篇文章很乾貨。希望對仍然糾結在抖動的迷霧中的朋友們有所啟發。


  抖動是衡量時鐘性能的重要指標,抖動一般定義為信號在某特定時刻相對於其理想位置的短期偏移。這個短期偏移在時域的表現形式為抖動(下文的抖動專指時域抖動),在頻域的表現形式為相噪。本文主要探討下時鐘抖動和相噪以及其測量方法,以及兩者之間的關係。

  1、抖動介紹

  抖動是對時域信號的測量結果,反映了信號邊沿相對其理想位置偏離了多少。抖動有兩種主要成分:確定性抖動和隨機抖動。確定性抖動是可以重複和預測的,其峰峰值是有界的,通常意義上的DJ是指其pk-pk值;隨機抖動是不能預測的定時噪聲,分析時一般使用高斯分布來近似表徵,理論上可以偏離中間值無限大,所以隨機抖動是沒有峰到峰邊界的,通常意義上的RJ指標是指其RMS值,可以根據其RMS值推算其在一定誤碼率時的值。目前最常用的分析方法是使用雙狄拉克模型。該模型假定概率密度函數兩側的尾部是服從高斯分布的,高斯分布很容易模擬,並且可以向下推算出較低的概率分布。總抖動是RJ和DJ概率密度函數的卷積。

    

 

  但是,業界對於高斯分布能否精確地描繪隨機抖動直方圖的尾部還存在爭議。真正的隨機抖動是遵守高斯分布的,但實際的測量中多個低幅度的DJ會卷積到一個分布函數,這導致測量出的概率密度分布的中心接近高斯分布,而尾部卻夾雜了一些DJ。所以,真正的RJ可能只佔高斯模型的抖動的一部分,測量中RJ可能被放大了,同時總抖動也會被放大。

  2、抖動測量

  時鐘抖動通常有三種測量方法,對應於TIE(Time Interval Error 時間間隔誤差)、period(周期抖動)和Cycle-Cycle(相鄰周期抖動)三種抖動指標。

  TIE抖動(時間間隔誤差),以被測時鐘沿與理想時鐘沿之間的時間差為樣本,即以圖中的TIEn為樣本,通過對很多個樣本進行統計分析,表徵時鐘沿與理想時鐘沿偏離值的變化、分布情況,如下圖所示:

    

 

  Period Jitter(周期抖動),以時鐘信號的周期做樣本,即以圖中的Pn做樣本,通過對很多個樣本進行統計分析,表徵時鐘信號周期Pn的變化、分布情況,對於保證數字系統中的建立保持時間規範很有意義。如下圖所示:

    

 

  Cycle-Cycle Jitter(Cycle-Cycle抖動),以時鐘信號相鄰周期的差值做樣本,即以圖中的Cn做樣本,通過對很多個樣本(1K~10K)進行統計分析,表徵時鐘信號相鄰周期變化值的變化、分布情況,一般用於需要限制頻率突變的場合。如下圖所示:

    

 

  TIE、Jperiod和Jcycle-cycle三種抖動指標之間的關係如下:

  TIE的微分可以得到周期抖動。

    

  

 

  其中,Δtpn為周期抖動, tn為實際周期,T0為理想周期,ΔtIEn為TIE抖動。

  周期抖動(period jitter)的微分可以得到cycle-cycle jitter。

    

  

 

  其中,Δtcn為周期抖動, tn為實際周期,Δtpn為周期抖動。

  三者的關係可以用下圖表示:

    

 

  3、相噪介紹

  相位噪聲反映的是單載波信號的頻譜純度,如果沒有相位噪聲,信號的所有功率都應集中在其振蕩頻率f0處(下圖左Carrier),這個理想信號用Asin(ωt)表示。由於存在相位噪聲(下圖左Noise),相當於在理想信號上調製了一個Φ(t)相位信號,此時整個信號表示為Asin(ωt+Φ(t))。在頻譜上體現為一部分功率擴展到相鄰的頻率中去,形成邊帶(下圖右)。相噪定義為單邊帶某一給定偏移頻率fn處1Hz帶寬內的功率Pn與信號總功率Ps比值的對數,即 10lg(Pn/Ps),相噪以dBc/Hz@fn為單位來表示。這裡dBc的含義是某頻點功率與信號總功率的比值(下圖右),對應於時鐘相位偏移與時鐘周期的比值。

    

 

  4、相噪測量

  相噪測量一般使用相噪儀進行,由於技術發展,現在相噪儀不僅可以測量相噪,還可以分析電源等其它信號的噪聲,所以相噪儀也稱為信號分析儀。相噪儀的原理與頻譜儀類似,但是更加精密,並增加了一些特定的分析功能,因此使用頻譜儀也可以粗略地測試相噪。相噪儀測試相噪有多種測量方法,但使用最廣泛的還是頻譜分析法和鑑相法這兩種測量原理。

  4.1 頻譜分析法

  頻譜分析法是對時鐘信號進行頻譜分析,先測量信號總功率Ps,再測量某一偏移頻率出的功率Pn,再經過計算便可得到該被測時鐘的單邊帶相位噪聲。頻譜分析法是一種簡單直接的相噪分析技術,適宜於測量漂移較小但相位噪聲相對較高的信號;但是頻譜分析法不能分辨出調幅噪聲和相位噪聲,測試波形不太完美的時鐘信號相噪時會存在較大誤差;另外由於頻譜儀的動態範圍和最小分辨帶寬的限制,測量精度受限。

  4.2 鑑相法

  鑑相法採用外差混頻方式將被測時鐘信號轉化至中頻,在中頻用一個鎖相環提取出被測時鐘信號的載波信號,再將該信號與被測信號正交鑑相,從而提取被測時鐘信號的相位噪聲Φ(t) ,處理後得到頻域相噪SΦ(f) ,進一步積分可以得到L(f) ,L(f)對應於RMS相噪。鑑相法的優點是動態範圍大,相噪電平採用低噪放大器提高靈敏度,並且可以分辨調幅噪聲和相位噪聲。

    

 

  另外,鑑相法還可以進一步增加互相關技術來增加靈敏度。互相關技術是將兩路鑑相法組合起來,對其輸出信號執行互相關操作。待測時鐘的噪聲通過每路通道仍然是相關的,不受互相關影響;每路通道內部產生的噪聲是不相關的,被互相關操作抑制。引入互相關技術後無需特別精密的器件就可以實現更高的測量靈敏度。

  5、抖動與相噪分析及轉換

  5.1 相噪轉化為抖動的計算

  相位噪聲到抖動的轉化,可以有如下的公式推導。

  頻率f1到f2的相噪頻譜積分可得到相噪Φ(t)的RMS值的平方(RMSΦ(t))2:

    

  

 

  其中,SΦ(t)為相噪頻譜,L(f) 為積分後的相噪。由於相噪曲線為不規則曲線,運算量很大,實際測量時該積分運算由儀器完成。

    

 

  總的信號可以表示為以下函數:

    

  

 

  其中C(t)表示總的信號,Φ(t)表示調製其上的相位噪聲。將Φ(t)與周期/頻率結合起來可以得到TIE抖動的表示為:

    

  

 

  另有,TIE抖動的RMS值為:

    

  

 

  其中,L(f)是關心頻段內相噪的積分。

  從下面的測量可以得到10Hz到30MHz的積分相噪是-51.5dBc,以該測量為例計算:

    

  

 

  UI=1/999.999992MHz≈1ns

  RMS JTIE=3.763mrad*1ns/2π=0.215° *1ns/360°=0.5972ps

    

 

  5.2 相噪與抖動測量值的比較

  下面四幅圖分別是時域的TIE、Jc-c、Jperiod和頻域的相噪,可以看到四個測量值有很大的差異,原因可能有以下幾點:

  • 相噪測試時設定了具體的積分帶寬,這個帶寬一般在幾十兆Hz以內。而時域抖動測試並沒有帶寬限制,其帶寬限制只取決於示波器儀器本身;

  • 儀器在測量過程中引入噪聲,這裡示波器的底噪大於相噪儀,引入的噪聲會更大些;

  • 相噪儀只是觀察到每一個時刻的噪聲,示波器可以累積觀察一段時間的噪聲;

  • 相噪測試時以輸入信號本身的頻率作為基頻,忽略了信號的頻偏;而示波器測量TIE時會以理想時鐘作為參考。

  6、小結

  抖動測量就像是盲人摸象,每種方法都有其局限性。工程師需要深入了解系統的抖動的要求,以及各種抖動測量技術的原理和優劣,根據需要選擇合適的抖動測量評估方法。

相關焦點

  • 時鐘抖動對光纖接入數字中頻系統的影響分析
    摘要:本文根據光纖接入數字中頻系統的時鐘使用情況,分析了時鐘抖動對ADC和鎖相環性能影響的原理,講述了鎖相環的基本原理和相噪優化方式,最後給出採用雙環鎖相環來完成去抖和時鐘分發的解決方案。
  • 時鐘採樣系統最大限度減少抖動
    很多人都知道,抖動(這是時鐘邊沿不確定性)是不好的現象,其不僅可導致噪聲增加,而且還會降低數據轉換器的有效位數 (ENOB)。
  • 數字定時: 時鐘信號、抖動、遲滯和眼圖
    時鐘信號  發送數位訊號其實發送的就是一串由0或1組成的數字序列。 然而,與不同設備進行通信時,定時信息要與發送的位相關聯。 數字波形作為時鐘信號的參考。 您可以將時鐘信號看成是一個指揮者,它為數字電路系統的各個部分提供定時信號,使每個過程都可在精確的時間點觸發。  時鐘信號是具有固定周期的方波。
  • 基於時鐘輸入和相位噪聲的抖動計算應用
    本文將採用低抖動時鐘發生器AD9523為雙通道、14位、250 MSPS ADC AD9643提供時鐘。使用這些產品後,常見的時鐘頻率為245.76 MHz,因此針對AD9523將採用30.72 MHz基準電壓源(外部振蕩器),並設置內部寄存器,以生成AD9643的低抖動時鐘輸出。
  • 【學習筆記】ATE測試中抖動對高性能ADC測試結果的影響與分析
    ,從理論上分析了不同的時鐘抖動在不同速率下對ADC測試結果的影響。在高速ADC測試時,隨著採樣時鐘的頻率越來越高,高速ADC對採樣時鐘的穩定性要求也越來越高[1],因此,在測試時要求輸入非常「乾淨」即抖動很小的信號,包括時鐘信號及輸入模擬信號,以確保抖動對測試結果的影響足夠小。
  • 用於乙太網物理層時鐘同步PLL的VCO設計
    這樣可以保證輸出電壓跟輸入電壓是具有同相功能。該控制電壓變換電路的偏置電路採用共源共柵結構,完全適用於低壓電路。該結構不僅增強變換電壓對電源,工藝,溫度依賴性,輸出電流噪聲的幹擾能力,同時抑制了電源噪聲對VCO輸入電壓的影響。 M1,M13,M18管組成了低壓共源共柵結構,這時M1管的柵電壓為(Vth+2Vds),該電壓由M18和M22管組成的偏置支路提供。
  • 選擇時鐘發生器不夠慎重?兩大指標影響巨大
    步驟 b 的結果只是為了按以下方式修正前面所示的 SNR 等式:● SNRJITTER:在存在頻率為 fin 的大信號且採樣速率為 fs 的條件下,時鐘抖動在帶寬 fBW 中的 SNR 貢獻。● fIN:滿量程無用信號的輸入頻率,單位為 Hz。● TJITTER:ADC 時鐘的輸入抖動,單位為秒。
  • 採用FPGA設計SDH設備時鐘
    該晶片還提供微處理器接口,用於各數字鎖相環的參考源選擇、工作模式的設置以及晶片內部工作狀態的查詢。1.1 系統時鐘的設計實現  從圖1可以看出,晶片輸出的系統時鐘sysclkout,主要由一路全數字鎖相環(ADPLL)[4]、主備互鎖模塊(實際上也是一路ADPLL)和FPGA的內部PLL (鎖相環2)共同完成。
  • 數字設計中的時鐘與約束
    CLOCK之間沒有倍數關係或者相互之間的相位關係不是固定的,比如電路中用5ns, 3ns 兩個CLOCK,這兩個時鐘不是來自同一個時鐘源,兩者之間沒有周期關係,因此是異步電路。關於是不是同步時鐘的問題,還要具體情況具體分析,在後面的垮時鐘域也會涉及有關同步時鐘的問題,這裡就不再繼續闡述了,以免越解釋越麻煩。
  • 用DSP實現抖動(Jitter)測量的方法
    近年來,抖動(Jitter)已經成為通信工程師非常重視的信號特徵。在數字系統中,時鐘頻率正在變得越來越高。隨著速率的升組,在上升沿或是下降沿哪性是微小的變化也變得越來越重要。因為時鐘或數據的抖動會影響到數據的完整性、建立時間和保持時間。
  • 振蕩器還是時鐘:為高性能應用做出正確選擇
    6GPednc無線基礎設施、網絡、數據中心、廣播視頻、測試和測量以及工業自動化領域的這些挑戰也影響了時鐘器件的選擇,這是因為時鐘抖動會對高速串行數據傳輸應用中的誤碼率以及數據轉換應用中的信噪比和有效位數產生負面影響。鑑於時鐘的重要性,一些硬體開發人員和架構師在設計之初就做出時鐘決策,而不是等到後期階段。
  • 時序分析的一些基本概念
    時鐘抖動 (clock jitter)理想的時鐘信號應該是理想的方波,但是現實中的時鐘的邊沿變化不可能是瞬變的,它有個 從低到高 / 從高到低 的變化過程,如圖1所示。常見的抖動參數有3種:周期抖動(Period Jitter):周期抖動率(Period Jitter)測量時鐘輸出傳輸偏離其理想位置的最大偏離。
  • 時序分析中的一些基本概念
    時鐘抖動 (clock jitter)理想的時鐘信號應該是理想的方波,但是現實中的時鐘的邊沿變化不可能是瞬變的,它有個 從低到高 / 從高到低 的變化過程,如圖1所示。常見的抖動參數有3種:周期抖動(Period Jitter):周期抖動率(Period Jitter)測量時鐘輸出傳輸偏離其理想位置的最大偏離。
  • 基於TI BAW諧振器技術晶片發布,突破外部時鐘屏障
    電路系統需要時鐘,因為單片機需要在時鐘的控制下才能夠有效地執行各種操作。一般來說,在系統電路中需要配備石英晶體振蕩器來擔任時鐘信號振蕩源,產生主板上各個系統所必需的時鐘信號。  消除時鐘噪音:基於TI BAW技術的網絡同步器LMK05318  LMK05318 是一款高性能網絡同步器時鐘器件,提供抖動消除、時鐘生成、先進的時鐘監控和卓越的無中斷切換性能,可滿足通信基礎設施和工業 應用的嚴格計時要求。該器件具有超低抖動和高電源噪聲抑制 (PSNR) 性能,可降低高速串行鏈路中的誤碼率 (BER)。
  • 乾貨| FPGA開發設計必經之路:時序分析
    時序分析是FPGA設計中永恆的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、佔空比失真(Duty Cycle Distortion)3點。對於低速設計,基本不用考慮這些特徵;對於高速設計,由於時鐘本身的原因造成的時序問題很普遍,因此必須關注。
  • 海量數據對時鐘要求苛刻 TI採用BAW技術打破困境
    (易歡/文)隨著5G時代的到來,越來越多的數據會從行動裝置端到系統輸出傳送,當數據傳送越快,對時鐘的要求也會越來越高,比如在400Gbps時,也就意味著每秒有400G數據需要傳送,如此海量的數據對時鐘的要求就會非常苛刻。
  • 中國天氣時鐘行業市場前景分析預測報告
    、研究報告,請關注中經視野官網 核心內容提要 市場需求 本報告從以下幾個角度對天氣時鐘行業的市場需求進行分析研究: 1、市場規模:通過對過去連續五年中國市場天氣時鐘行業消費規模及同比增速的分析
  • 採用CyClockWizard軟體實現系統設計和時鐘管理
    時鐘是幾乎所有電子系統的心臟,而時鐘管理則是整體系統設計的重要組成部分。由於時鐘準確性、穩定性和整體信號質量都會影響系統性能,因此選擇可滿足應用設計需求的適當計時解決方案是至關重要的。
  • 理論與實踐:隨機噪聲對時序抖動的影響
    引言   時序抖動和時序噪聲屬於人們了解甚少的工程概念,而它們又是模擬設計和數字設計中最重要的參數。尤其是在高速通信系統中,惡劣的抖動性能會導致更高的誤碼率,並限制系統速度。時序抖動一般定義為數位訊號在某一重要時刻相對於其理想時間位置的短時間偏離。