發表於 2017-11-09 16:06:00
VHSIC是Very High Speed Integrated Circuit的縮寫,是20世紀80年代在美國國防部的資助下始創的,並最終導致了VHDL語言的出現。1987 年底,VHDL被 IEEE 和美國國防部確認為標準硬體描述語言。VHDL主要用於描述數字系統的結構,行為,功能和接口。除了含有許多具有硬體特徵的語句外,VHDL的語言形式和描述風格與句法是十分類似於一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計,或稱設計實體(可以是一個元件,一個電路模塊或一個系統)分成外部(或稱可視部分,及埠)和內部(或稱不可視部分),既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面後,一旦其內部開發完成後,其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統設計的基本點。
VHDL 語言能夠成為標準化的硬體描述語言並獲得廣泛應用,它自身必然具有很多其他硬體描述語言所不具備的優點。歸納起來,VHDL 語言主要具有以下優點。
(1) VHDL 語言功能強大,設計方式多樣
(2) VHDL 語言具有強大的硬體描述能力
(3) VHDL 語言具有很強的移植能力
(4) VHDL 語言的設計描述與器件無關
(5) VHDL 語言程序易於共享和復用
C語言是一門通用計算機程式語言,應用廣泛。C語言的設計目標是提供一種能以簡易的方式編譯、處理低級存儲器、產生少量的機器碼以及不需要任何運行環境支持便能運行的程式語言。儘管C語言提供了許多低級處理的功能,但仍然保持著良好跨平臺的特性,以一個標準規格寫出的C語言程序可在許多電腦平臺上進行編譯,甚至包含一些嵌入式處理器(單片機或稱MCU)以及超級電腦等作業平臺。
1、簡潔緊湊、靈活方便
2、數據類型豐富
3、運算符豐富
4、表達方式靈活實用
5、允許直接訪問物理地址,對硬體進行操作
6、生成目標代碼質量高,程序執行效率高
7、可移植性好
8、表達力強
看了這麼多相信對vhdl語言和c語言區別也有了一定的了解,並且它們兩者之間的區別還是挺大的,下面我們詳細細數一下它們的區別。
1、硬體的描述語言,用來組建硬體內部結構連接的,一個是軟體程式語言,用來放到程序存儲器中由CPU來執行的;
2、vhdl語言執行是並行的,c語言是順序的,所以在編的時候注意點不一樣;
3、vhdl語言比較固定,格式比較嚴格,c語言相對靈活,有很多的算法和可開拓地方;
4、當然語言有互通之處,可以借鑑
小編推薦閱讀:
vhdl語言怎麼仿真_vhdl語言的基本結構
vhdl語言的操作符_vhdl語言有什麼用
什麼是vhdl語言_簡述vhdl語言的特點
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴