解碼器指的是具有解碼功能的邏輯電路，解碼是編碼的逆過程，它能將二進位代碼翻譯成代表某一特定含義的信號（即電路的某種狀態），以表示其原來的含義。解碼器可以分為：變量解碼和顯示解碼兩類。
解碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。
分類：
（1）二進位解碼器，又稱為n-2n線解碼器
將n種輸入的組合譯成2n種電路狀態。也叫n---2n線解碼器。
解碼器的輸入：一組二進位代碼
解碼器的輸出：一組高低電平信號
（2）二－十進位解碼器
直接輸出二進位數，人們不太習慣，可採用二－十進位解碼器來解決。
這種解碼器有四個輸入端，十個輸出端。
（3）顯示解碼器
在數字測量儀表和各種數字系統中，都需要將數字量直觀顯示出來，一方面供人們直接讀取測量和運算結果；另一方面用以監視數字系統的工作情況。
數字顯示電路組成方塊圖如下所示。
半導體數碼管兩種接法：
三種基本解碼器
在解碼器基礎中，解釋了完全解碼器（n-2n）的基本工作原理，即：當使能端有效時：
Yi = mi 或者
/Yi = ！mi （註：這裡的！表示非號）
除了完全解碼器之外，還有4-10線解碼器，七段顯示解碼器，相對也比較簡單，這裡簡單進行介紹：
- 4-10解碼器
由真值表可以看出，當A3A2A1A0的取值為［0000~1001］時，輸出有效，其它情況均為無效，其對應的邏輯器件圖如下圖所示：
七段顯示解碼器
七段顯示解碼器一般用於液晶或LED顯示屏，顯示0~9數字（十進位）或0~F數字（十六進位）。所謂七段，表示的是0~9或0~F這些數字可用七根數碼管顯示，對應的圖為：
對應的真值表如下圖所示：
解碼器的應用
解碼器主要用於地址解碼、指令解碼以及邏輯表達式表示。下面重點解釋如何內存尋址以及如何表達邏輯表達式。
內存尋址
在組合電路、時序電路在計算機課程中的地位一文中，說明了可執行程序的執行流程，其中的程序計數器（Program Counter，簡稱PC）中保存了CPU將要執行的指令，那如何在內存中定位到那條指令所在的內存地址呢？（重點理解：這是硬體實現，我們要用組合電路尋址）。
下圖描述了早期8086的內存尋址方式。（計算機中用三類總線：數據總線、地址總線、控制總線進行數據傳輸，數據總線用於傳輸數據，地址總線用於傳輸地址，控制總線用於傳輸控制信號。三類總線用於在IO、內存、CPU以及外設之間進行數據傳輸；每一塊內存中有rd、wr、adder、cs和data幾個輸入輸出，其中的rd表示讀內存，wr表示寫內存，adder下文中解釋，cs（chip select）表示片選，data用於內存和總線之間數據的傳輸）
在8086機器中，內存只有4KB（受限於當時的生產工藝，4KB內存由4塊1KB的內存塊組成），用12位二進位串表示地址。對於每一塊1KB的內存，其尋址範圍為［00 0000 0000~11 1111 1111］，為了對4塊內存都進行尋址，一般思路為：共享低10位（A9A8A7A6A5A4A3A2A1A0）的內存地址，高兩位用A11A10來進行控制，使其滿足：
- 當A11A10 = 00時選擇第一塊內存（從上向下看），此時A11A10A9A8A7A6A5A4A3A2A1A0表述的範圍為［0000 0000 0000 ~ 0011 1111 1111］
- 當A11A10 = 01時選擇第二塊內存（從上向下看），此時A11A10A9A8A7A6A5A4A3A2A1A0表述的範圍為［0100 0000 0000 ~ 0111 1111 1111］
- 當A10A10 = 01時選擇第三塊內存（從上向下看），此時A11A10A9A8A7A6A5A4A3A2A1A0表述的範圍為［1000 0000 0000 ~ 1011 1111 1111］
- 當A11A10 = 11時選擇第四塊內存（從上向下看），此時A11A10A9A8A7A6A5A4A3A2A1A0表述的範圍為［1100 0000 0000 ~ 1111 1111 1111］
顯然，上面的地址真是我們需要表述的地址，剩下的就是如何用高兩位A11A10來控制選擇那一塊1K的內存塊。很自然的，2-4解碼器正好能完成，因此，2-4解碼器的輸出分別接到每一塊1k內存塊上的片選信號，即可實現上述內存尋址功能。（adder用於合成A11A10和A9A8A7A6A5A4A3A2A1A0，使其構成一個12位地址）
解碼器表達邏輯表達式
在解碼器中，如果使能端有效，其對應的輸入輸出之間的關係為：
Yi = mi 或者
/Yi = ！mi （註：這裡的！表示非號）
比較敏感的童鞋很容易發現，解碼器和最小項存在關係。對於任何的邏輯表達式，都可以用最小項表示，如F（A，B，C）=m2+m3+m4+m5+m7。
根據/Yi = ！mi，可以進一步將F（A，B，C）表示成：
F（A，B，C） = ！（！m2 * ！m3 * ！m4 * ！m5* ！m7） （註：摩根定律）
F（A，B，C） = ！（/Y2*/Y3*/Y4*/Y5*/Y7）
此時，將3-8解碼器的輸出/Y2，/Y3，/Y4，/Y5和/Y7接入一個與非門，即可表示上面的邏輯表示式 F（A，B，C），其對應的電路圖如下圖所示：
在上例的基礎上，如何用74LS138解碼器實現一個全減器呢？在設計之前，需要先明確減法器的功能，其真值如下圖所示：
全減器中，Ci-1表示來自低位的借位，Ci表示向高位的借位，Fi表示本位的計算值。
根據真值表，很容易得到：
Fi = m1 + m2 + m4 + m7
Ci = m1 + m2 + m3 + m7
根據74LS138中的關係：/Yi = ！mi，得到：
Fi = ！/Y1 + ！/Y2 + ！/Y4 + ！/Y7 = ！（/Y1 * /Y2 * /Y4 * /Y7 ） （註：摩根定律）
Ci = ！/Y1 + ！/Y2 + ！/Y3 + ！/Y7 = ！（/Y1 * /Y2 * /Y3 * /Y7 ） （註：摩根定律）
上述的Fi和Ci已經映射到74LS138的輸出埠，將輸出埠接入與非門，即可完成全減器，其對應的電路圖如下圖所示：
打開APP閱讀更多精彩內容
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴