更高級ADC技術之一稱為增量求和，或△Σ（使用希臘字母標註），在數學和物理中，希臘字母△代表差異或改變，然而大寫字母△代表差異或改變，然而大寫字母Σ代表總和：多項式的和。有時這個轉換器用相同的字母以相反的順序表示：Σ△。
在△Σ轉換器中，模擬輸入電壓信號連接積分器的輸入端，產生一個速率改變的電壓，或斜坡，對應輸入量的輸出。這個傾斜電壓通過一個比較器比較地電位（0V）。
比較器作為1bit的ADC，根據積分器輸出是正或負，產生1bit的輸出（「高」或「低」）。比較器輸出通過一個高頻率的時鐘D觸發器鎖存，去驅動積分器在0V輸出方向。基本電路如下圖1所示。
圖1 原理圖
最左邊的運算放大器是（和）積分器。積分器注入下一個運算放大器是比較器，或1bitADC。下一個是D觸發器，它在每個脈衝鎖存比較器的輸出值，要麼發送「高」，要麼發送「低」信號到電路最上面的下一個比較器。
最後的比較器觸發器的單極性的0V/5V邏輯水平輸出電壓轉化為+V/-V電壓信號，再去反饋給積分器是非常有必要的。如果積分器輸出是正，第一個比較器將輸出高信號到觸發器D輸入端。在下一個時鐘脈衝，這個高信號將從Q線輸出到下一個比較器的同相輸入端。這個最後一個比較器，覺察到輸入電壓比1/2+V大，在正方向上飽和，發送一個滿+V信號到積分器的其他輸入端。
翻譯原文：
[1]https://www.allaboutcircuits.com/textbook/digital/chpt-13/delta-sigma-adc/