由鎖相環LM567構成的校時電路

2021-01-10 電子發燒友
打開APP
由鎖相環LM567構成的校時電路

發表於 2018-01-18 13:51:27

石英數字鐘由於石英晶體的老化、溫度的變化以及其它因素的影響，若長時間不去校正走時，累加起來的計時誤差是可觀的。對用戶來講，希望電子鐘通電後，經過一次性調時，能準確地完成時間顯示和對其它外圍設備進行一系列的時間控制功能。

就目前公開的校時電路而言，電路設計的指導思想是採用帶通濾波技術，取出對時信號。本文介紹的校時電路，採用頻率解碼技術，使校時電路性能更加可靠，電路調試更為簡單。由鎖相環LM567和CMOS器件組成的校時電路如圖1所示，下面作一介紹。

圖1  校時電路

（一）頻率解碼電路

要完成自動校時功能；需要一個準確的對時信號源，本文採用的是中央人民廣播電臺播放出的五聲頻率為800HZ和一聲頻率為1600HZ的對時信號。在每天晚上23點59分40秒時（由數字鐘事先預置），收音機自動接上電源於V1，頻率解碼電路接收收音機功放輸出的對時信號，分別對800HZ和1600HZ頻率的對時信號進行頻率解碼。

LM567內部電路及詳細工作過程非常複雜在介紹頻率解碼電路之前，有必要先對LM567作一簡單介圖2LM567框圖紹，其引腳功能見圖2。

圖2  LM567框圖

LM567的第6端與地之間外接電容C和第5、6端之間外接的電阻R決定了環路中心頻率人，腳1、2通常是分別對地接一電容，形成輸出濾波網絡和環路單極低通濾波網絡，第2腳所接電容決定鎖相環的捕捉帶寬，電容數值越大，環路帶寬越窄，腳1所接電容的選擇通常是腳2電容數值的兩倍。第3腳是信號輸入端，腳8是邏輯輸出端，允許最大灌電流為100ｍＡ。LM567的工作電壓為4．７5—9V，工作頻率範圍0．ＩHZ～500ｋHZ，靜態工作電流為8ｍＡ。

為了更好地說明頻率解碼電路的參數選擇，將其電路單獨畫出見圖3。其工作原理是從收音機輸出的一定幅度的音頻信號Ｉ」。，其頻率在器件帶寬內時，第8腳由高電平變為低電平，同時發光Ｍ極管ＬEＤ由暗到亮，表示器件環路鎖定。

圖3  頻率解碼電路

頻率解碼器帶寬BＷ通常用帶寬與中心頻率ｆ0。比的百分值表示為％f0，這帶寬與環路濾波器外接電容Ｏ2有關，也隨輸人信號的幅度而變化。在輸人信號幅度V4小於200ｍV時，可用下式計算，而當輸入信號幅度V4超過200mV之後，帶寬不會再加大。

中心頻率由B和C決定，可用下式計算

f0=1/1.1RC

調節收音機音量開關，使Vt一25ｍV，取Ｏ2=O1/2=1uF，C=0.1uF，這樣由上述公式可以計算失於800HZ頻率解碼電路和1600HZ頻率解碼電路的BＷ／ｆ0和R的設計值，見表1。

表1

設計值R可由固定電阻和電位器組成，調整電位器的阻值，可在LM567腳5觀察到所需中心頻率f0的脈衝波形，其高電平為十V2一VBE，低電平為VBE。

眾所周之，鎖定時間與帶寬成反比關係，由LM567的技術手冊可知，在最壞情況下（Vt＞200mV），兩個頻率解碼電路的鎖定時間均小於100ms，完全可以把中央電臺播出的800HZ和1600HZ頻率信號解碼輸出。

（二）整機工作原理

數字電子鐘開機時，同時接通校時電路電源+V2，+V2經電阻Rr1和電容Cr1構成的微分電路在Ａ端形成一正脈衝，使由兩個或非門（ll）、（lll）構成的基本RS觸發器的輸出端/Q=0，三極體T截止，繼電器J處於常開狀態，收音機電源十V1未接通。同時R－S觸發器的輸出端Q=1，這個正跳變經電阻Rr2和電容Cr2構成的微分電路，在B點形成一正脈衝分兩路傳送；一路到電子鐘復位，顯示為零點，此時根據實際時間進行走時調整，一路送至CC4022復位端CR，使Q。=1；或非門（l）輸出為0，R－S觸發器維持原態。

當電子鐘走時為23點59分40秒時，給校時電路輸入一正跳變脈衝，經電阻Rr2和電容Cr2構成的微分電路，使R－S觸發器/Q=1，三極體T飽和導通，繼電器J閉合，收音機電源十V1接通。兩個頻率解碼電路等待電臺對時信號的到來，順便提一下，從第一聲800Hz對時信號播出到最後一聲1600HZ對時信號結束，時間間隔為10秒。CC4022為八進位計數／分配器，當收音機輸出800HZ對時信號時，LM567（800HZ）頻率解碼電路捕捉並鎖定；腳8輸出低電平，這一負跳變送至CC4022的EN端計數。

當收音機播完五聲800HZ的對時信號時，CC4022的Qco=0，特別說明一下，用CC4022對五聲800HZ對時信號的解碼次數進行計數，不使用輸出端yn，而採用進位輸出端Qco，其主要目的是提高800HZ頻率解碼電路的容錯能力。當收音機播完最後一聲1600HZ的對時信號時，LM567（1600HZ）頻率解碼電路捕捉並鎖定，腳8輸出為0、由於CC4022的Qco=0，這樣或非門（l）輸出為1，使R－S觸發器的/Q=0，Q=1。/Q=0使三極體T截止，斷開收音機電源十V1，Q=1經微分電路在B形成一正脈衝，一路送至CC4022的Cr端清零，另一路送至電子鐘復位，校正走時誤差，顯示零點，與北京時間同步。

如果設置數字電子鐘在每天23點50分40秒給核時電路輸入一正跳變脈衝，那麼電子鐘一天走時誤差允許範圍為：走快不限制，慢走為10秒。當然這可根據實際情況設定輸入時刻。每天校時誤差小於0.1秒，且每天的誤差不累計。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • LM567通用音調解碼器集成電路工作原理及應用
    ，當輸入信號於通帶內時提供飽和電晶體對地開關，電路由I與Q檢波器構成，由電壓控制振蕩器驅動振蕩器確定解碼器中心頻率。LM567的內部電路及詳細工作過程非常複雜，這裡僅將其基本功能概述如下：當LM567的③腳輸入幅度≥25mV、頻率在其帶寬內的信號時，⑧腳由高電平變成低電平，②腳輸出經頻率/電壓變換的調製信號；如果在器件的②腳輸入音頻信號，則在⑤腳輸出受②腳輸入調製信號調製的調頻方波信號。在圖4的電路中我們僅利用了LM567接收到相同頻率的載波信號後⑧腳電壓由高變低這一特性，來形成對控制對象的控制。
  • 通用音調解碼器集成電路LM567的原理及應用
    >的原理及應用　567為通用音調解碼器，當輸入信號於通帶內時提供飽和電晶體對地開關，電路由I與Q檢波器構成，由電壓控制振蕩器驅動振蕩器確定解碼器中心頻率。LM567的內部電路及詳細工作過程非常複雜，這裡僅將其基本功能概述如下：當LM567的③腳輸入幅度≥25mV、頻率在其帶寬內的信號時，⑧腳由高電平變成低電平，②腳輸出經頻率/電壓變換的調製信號；如果在器件的②腳輸入音頻信號，則在⑤腳輸出受②腳輸入調製信號調製的調頻方波信號。在圖4的電路中我們僅利用了LM567接收到相同頻率的載波信號後⑧腳電壓由高變低這一特性，來形成對控制對象的控制。
  • 提高環路的穩定性的CMOS電荷泵鎖相環電路設計
    傳統的電荷泵電路，其內部存在的一些非理想因素直接影響著整個環路的工作性能，如存在電荷洩漏、電流失配、電荷共享、時鐘饋通等問題，會導致壓控振蕩器輸出頻率產生抖動和相位發生偏差。 本文首先介紹了鎖相環系統的工作原理，其次重點分析了傳統電荷泵電路存在的一些不理想因素，並在此基礎上，提出了一種改進型的電荷泵電路，減小了鎖相環的相位誤差。此外，通過設計倍頻控制模塊，擴大了鎖相環的鎖頻範圍。
  • 驅動高壓鎖相環頻率合成器電路的 VCO
    鎖相環(PLL)電路是由壓控振蕩器(VCO)和鑑相器組成的反饋系統,振蕩器信號跟蹤施加的頻率或相位調製信號是否具有正確的頻率和相位。需要從固定低頻率信號生成穩定的高輸出頻率時,或者需要頻率快速變化時,都可以使用PLL。典型應用包括採用高頻率、電信和測量技術實現濾波、調製和解調,以及實現頻率合成。
  • PLL鎖相環的基本結構及工作原理
    （PLL）系統，是由鑑相器（PD），壓控蕩器（VCO）和低通濾波器（LPF）三個基本電路組成，如圖　　　　捕捉過程與跟蹤過程是鎖相環路的兩種不同的自動調節過程。　　由此可見，自動頻率控制（AFC）電路，在鎖定狀態下，存在著固定頻差。而鎖相環路控制（PLL）電路，在鎖定狀態下，則存在著固定相位差。雖然鎖相環存在著相位差，但它和基準信號之間不存在頻差，即輸出頻率等於輸入頻率．這也表明，通過鎖相環來進行頻率控制，可以實現無誤差的頻率跟蹤．其效果遠遠優於自動頻率控制電路。
  • 紅外開關電路設計匯總(六款設計電路原理詳解)
    紅外接收電路主要由光敏二極體、集成運算放大器（OP07）、音頻鎖相環（LM567）、雙穩態觸發器（CD4013）、繼電器驅動電路等組成。其電路見圖4。 LM567為通用音頻解碼器，內含鑑相器（PD）、放大器（AMP）、壓控振蕩器（VCO）等單元，當輸入信號頻率與VCO頻率一致時，環路進入鎖定，LM567的8號引腳輸出由高電平變為低電平，使三極體導通，其集電極由低電平轉為高電平，D觸發器翻轉，輸出Q為高電平，繼電器吸合，執行設備工作。 當發射頻率改變時，則另一路轉入工作。
  • 鎖相環以及VCO設計課二期試聽課來了
    ，工作後在模擬鎖相環與全數字鎖相環都已有過多次流片經驗，有比較豐富的鎖相環設計經驗，由於同時做兩種結構的鎖相環，對於該系統的理解也較為深刻，對於設計流程也更加熟悉。>簡要介紹鎖相環的應用場景與發展變化，介紹模擬鎖相環與全數字鎖相環的區別與優劣。
  • 《搞定鎖相環以及VCO設計》直播即將開播!免費試聽!
    鎖相環的類型與架構（2-3課時）簡要介紹鎖相環的應用場景與發展變化，介紹模擬鎖相環與全數字鎖相環的區別與優劣。模擬鎖相環的系統與設計（14-16課時）a) 環路特性與瞬態響應b) 雜散，相位噪聲，鎖定時間與帶寬c) 電荷泵、鑑頻鑑相器d) 環路濾波器與分頻器VCO的電路設計與版圖設計和實戰（7-8課時）a)VCO的架構類型與優劣b)LC VCO的電路與版圖設計，包括前仿真與後仿真，drc於lvs。
  • 基於FPGA的數字三相鎖相環優化設計
    一般都採用鎖相環PLL來獲取電網電壓的相位。三相電網電壓可能存在三相不平衡，電壓有諧波、頻率、相位突變。為了全面反映電網電壓的真實狀況，採用三相鎖相環來鎖定電網電壓相位角，而且三相鎖相環的抗幹擾能力更強。採用現場可編程門陣列(FPGA)，並以硬體方式實現三相鎖相環，可充分體現FPGA硬體的高速性，且不受CPU資源的制約。
  • 紅外避障傳感器原理圖_紅外傳感器避障模塊電路圖
    紅外傳感器避障模塊電路圖 　　在智能小車製作中經常會用到紅外傳感器避障模，這裡介紹一款智能小車製作時常用的紅外傳感器避障模，模塊是由LM567電路組成，LM567電路是一片鎖相環電路，採用8腳雙列直插塑封
  • MBl504/MAX2620設計的微型高穩定鎖相時鐘頻率源
    0 引言由鎖相環構成的間接式頻率合成器在無線通信領域發揮著非常重要的作用。通常採用鎖相頻率合成器的輸出信號來作為無線接收機中的本振信號，以使直接頻率調製器、頻率解調器能夠從輸入信號中再生載波。而鎖相頻率合成主要是通過晶體振蕩器提供的標準頻率，在給定的頻率範圍內產生與該晶體振蕩器穩定度相同的大量離散頻率信號。 本文介紹用集成電路MAX2620和集總LC元件構成窄帶VC0電路模塊，然後同集成鎖相頻率合成器晶片MBl504．一起構成鎖相環式低噪聲、高穩定性的鎖相頻率源電路的設計方法。
  • 模擬電路之放大電路九問九答
    由於放大電路中存在電抗元件（如管子的極間電容，電路的負載電容、分布電容、耦合電容、射極旁路電容等），使得放大器可能對不同頻率信號分量的放大倍數和相移不同。如放大電路對不同頻率信號的幅值放大不同，就會引起幅度失真；如放大電路對不同頻率信號產生的相移不同就會引起相位失真。幅度失真和相位失真總稱為頻率失真，由於此失真是由電路的線性電抗元件（電阻、電容、電感等）引起的，故不稱為線性失真。
  • 【一天一課】 全數字鎖相環的設計
    鎖相環路是一種反饋控制電路，簡稱鎖相環(PLL)。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。
  • 放大電路的基礎知識問答
    由於放大電路中存在電抗元件（如管子的極間電容，電路的負載電容、分布電容、耦合電容、射極旁路電容等），使得放大器可能對不同頻率信號分量的放大倍數和相移不同。如放大電路對不同頻率信號的幅值放大不同，就會引起幅度失真；如放大電路對不同頻率信號產生的相移不同就會引起相位失真。幅度失真和相位失真總稱為頻率失真，由於此失真是由電路的線性電抗元件（電阻、電容、電感等）引起的，故不稱為線性失真。
  • VHF發射機各模塊電路的工作原理及設計方法
    VFDC （U32） 是鎖相環的控制電壓輸入端，PLL通過該控制電壓可控制VCO， 以使其工作在設定的中心頻率上。LG （2SC2712） 部分可構成有源電源濾波器， 通過該濾波器可有效地濾除幾十KHz以下的信號成分（特別低）， 這樣， 在穩壓器與VCO之間接入有源電源濾波器， 電路就能可靠工作。
  • 一種基於VHDL語言的全數字鎖相環的實現
    中，由於誤差控制信號是離散的數位訊號而不是模擬信號，與之相對應，受控的輸出相位的改變是離散的而不是連續的；此外，環路組成的部件也全由數字電路實現，故名「數字鎖相環」[1]。常用的數字鎖相環原理如圖1所示。
  • 一個「小白」的PLL學習實錄--鎖相環從入門到進階到「放棄」(更新版)
    C、參數估計噪聲性能主要來源：鑑相器噪聲和vco噪聲鑑相器噪聲：自身白噪聲和雜散，參考頻率和分頻器的抖動，電荷泵噪聲，和參考頻率雜散（可忽略）vco噪聲：本身結構的熱噪聲  在低頻時，由閃爍噪聲影響，滾降高於-20dB每十倍頻，但由於pll動態特性的高通特性，基本濾除了閃爍噪聲。
  • 555構成的自動溫度控制器電路
    打開APP 555構成的自動溫度控制器電路 summao 發表於 2011-04-26 16:37:36 本電路通過溫度的變化可以對用電設備進行控制其運行的狀態。