EEWORLD 發表於 2020-04-23 14:11:06
（文章來源：EEWORLD）
相控陣雷達系統利用多個發射和接收通道來實現正常運行。以前，這些平臺在構造時都使用獨立的發射和接收集成電路(IC)。這些系統在發射(Tx)電路的數模轉換器(DAC)和接收(Rx)電路的模數轉換器(ADC)中分別使用單獨的晶片。這種區分使得許多系統尺寸龐大、成本高昂且功耗高，如此才能獲得所需的通道數量，進而發揮所需的功能。
由於製造和校準過程複雜，這些系統通常也需要很長時間才能上市。但是，最近出現一種利用集成收發器的方法，它將許多曾經被認為完全不同的功能融合到單個IC之中。這些IC助力實現了小尺寸、低功耗和低成本、具有高通道數量的相控陣雷達系統，且上市時間更短。
集成式收發器將多種功能集成到單個IC上。例如，新型收發器將DAC、ADC、本振(LO)頻率合成器、微處理器、混頻器，以及更多功能集成到12 mm × 12 mm單晶片產品中。此外，該產品還集成了兩個接收通道和兩個發射通道，以及多個數位訊號處理(DSP)組件，以獲得系統所需的瞬時帶寬。還提供一個應用程式接口(API)，用於操作客戶平臺上的收發器。可以利用片內前端網絡實現增益和衰減控制。內置的初始化和跟蹤校準例程用於提供許多通信和軍事應用所需的性能。
這些集成式收發器能夠通過注入一個稱為REF_CLK的參考時鐘信號來創建發射器和接收器所需的所有時鐘信號。然後，由片內鎖相環(PLL)合成DAC/ADC採樣、LO生成和微處理器時鐘所需的所有時鐘。如果內部LO相位噪聲不足以滿足客戶的應用需求，用戶可以選擇注入自己的低相位噪聲外部LO。
來自部件的數據經由標準化的JESD204b多千兆串行數據接口進行卸載。這個接口支持同時接收和傳輸大量數據。新集成式收發器解決方案可以幫助提供接口IP，幫助客戶加快上市時間。如果需要確定性延遲和數據同步，用戶可以利用內置的多晶片同步(MCS)特性，並發出SYS_REF信號作為初始通道對齊序列(ILAS)的主時序基準。
此外，可以利用內置的RFPLL相位同步特性，將發射或接收通道的LO相位設置為相對於主參考相位具備確定性。通過利用MCS和RFPLL相位同步特性，可以在初始化部件、頻率調諧，或者開關軟體上的無線電時複製相位對齊。
如果系統需要兩個以上接收器和兩個發射器，用戶仍然能使用多個集成式收發器，從因為單晶片接收和發射通道實現的小尺寸中獲益。可以通過使用並髮型SYS_REF脈衝來同時觸發所有IC的內部分壓器，從而同步多個集成式收發器。這些SYS_REF脈衝可由時鐘晶片或基帶處理器發出，附帶可編程延遲，該延遲是造成各IC之間的路徑長度不匹配的原因。跨多個晶片的數據路徑和多個LO都可以是確定性的。
通過使用同步集成式收發器來增加通道數量，讓這些器件成為支撐相控陣雷達平臺的中堅力量。結合相位和幅度對齊的發射和接收通道時，使用多個集成式收發器可以展示系統級的動態範圍、雜散和相位噪聲改善。片內DSP特性，例如數控振蕩器(NCO)和數字上變頻器，或者數字下變頻器(DDC)，現在支持在單個IC內採用系統級雜散去相關方法。
通過使用多個集成式收發器來組合收發器通道，用於展示系統級噪聲譜密度(NSD)和雜散性能都得到改善。此舉通過降低系統的有效本底噪聲，同時維持通道的全部功能來改善相控陣雷達系統的動態範圍。如圖顯示了在集成多達8個集成式收發器接收通道，有效增加相控陣系統中的位數之後，得出的系統級測量結果。注意，從一個通道增加到八個通道時，NSD和計算得出的本底噪聲（在各圖中用紅線表示）將增加6 dB。這是因為，雖然總共有8個通道，但是在用於創建這8個通道的4個集成式收發器中，只存在4個不同且不相關的LO（也就是說，NLO = 4）。
集成的DSP特性允許在數字域內實施基帶相移和頻率位移，進而允許在基於多通道、集成式收發器的相控陣雷達系統中實施數字波束成型。將多個功能集成到單個IC上之後，系統現在能夠在許多相關的相控陣應用中，利用集成式收發器實現天線點陣間隔。利用更多收發器來增加通道數量一般可以讓波束變窄，但會導致系統變大。但是，現在將多個功能集成到單個IC之後，系統變大的比例還是要小於過去。
在單個IC中集成多個數字和模擬功能可以實現更小型的相控陣雷達系統。這些系統支持實施數字波束成型和混合波束成型，具體取決於系統規格。已經證明使用ADI公司提供的ADRV9009可以實現系統級性能改善。這些集成式器件讓許多新系統能夠使用相同的硬體來運行多個應用。
（責任編輯：fqj）
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴