系統級晶片(SoC)的複雜設計選擇:FPGA

2020-12-20 EDN電子設計技術

郭晶先生在FPGA行業內有豐富的經驗，曾在Altera 工作了13年，在銷售、 業務發展及技術支持方面都有專業的管理經驗。他曾經在矽谷聖何塞、香港、深圳、成都和北京工作過，擁有多元化的企業文化背景。在加入易靈思之前，郭晶是一家智能家居的聯合創始人，負責硏發及供應鏈管理工作。6Q3ednc

1.在做系統級晶片(SoC)的設計規劃時，需要考慮哪些主要因素？6Q3ednc

我覺得一定是先從市場需求以及相關需求的時間窗口作為起點，然後根據自身的人力與技術資源，結合開發的金錢成本、時間成本和維護成本，考慮工藝和IP的選擇。舉例來說，現在如果還在用40nm的工藝技術來設計SoC，將很難應對市場普遍需要低功耗的趨勢。可是採用先進工藝的SoC的話，新工藝下IP的可選擇度相對較低、費用較高昂、可靠性與相互適配性也都存在不確定性。可見一款SoC是否可以一次成功，裡面潛伏著眾多相互影響的風險，對掌控整體的投入與產出帶來不小的挑戰。因此，就衍生出了降低風險、加快上市時間，這個非常重要的因素。6Q3ednc

利用現有的相對性能不高但低功耗的處理器，將已經驗證過的高性能IP模塊（甚至多個軟核處理器）用低功耗、小面積的FPGA來實現，再利用先進的封裝技術進行集成，就有了可以隨時更新的可編程（Programmable）SOC。例如，易靈思的「易構」平臺就是一種非常好的，可以降低風險、加快上市時間的方案。6Q3ednc

2.目前主流的SoC一般包括哪些功能模塊或IP？有什麼新的技術趨勢值得關注？6Q3ednc

以AIoT、雲端以及手持消費產品應用為例，可以說需要的功能模塊非常多，例如ADC，ARM的多核處理器，以及高速收發器等。對於適合無線應用的SoC，需要模擬和數字模塊的合成，而對於協議的處理還要加入ARM處理器。對於AIoT以及手持類別的SoC，最重要的就是低功耗。現在我們比較關注的還是跟視頻處理相關的SoC，這個領域裡面一個明顯的趨勢就是把高性能的視頻處理功能從處理器中剝離出來，用專門的硬體電路實現，比如將視頻編解碼功能的H.264／H.265硬核化。最具代表的就是某知名企業的35xx系列：他們將已經固定的算法儘可能硬核化，以此帶來功耗的降低；同時留有一定的接口可以接入來自多個Sensor或其它器件裡的音視頻數據與控制數據；並採用內置的AI，來擴大系統的性能和適配性。6Q3ednc

易靈思的FPGA，具備硬核的MIPI和DDR控制器，以及眾多LVDS和通用IO。相比一般的SoC，能擴大Sensor的接入種類、數量和帶寬，以及提高圖像處理能力。並且對於高端的SoC，也可以補充其原有接口的不足，並提供協處理，來提高系統性能和靈活性，為更高的產品性能、更寬的市場覆蓋和更快的上市時間提供廣闊的空間。6Q3ednc

3.RISC-V與FPGA如何有機結合助力SoC設計？6Q3ednc

RISC-V擁有非常豐富的生態資源，而且其軟核形態是依託FPGA的，使得FPGA立即能擁有這些豐富的生態資源。經過優化的RISC-V，不單降低了對FPGA的資源消耗，還通過外設的多樣性，賦予FPGA在並行算法應用中對各功能模塊更快捷的調度和配置能力。FPGA擅長高性能的並行應用，加入RISC-V就可以完成多映像加載、網絡協議的縫合，甚至是多個獨立RISC-V集成的應用。6Q3ednc

當前的軟核RISC-V，在平臺的移植性方面也非常輕鬆。有很多嵌入式應用，例如基於ARM Cortex M4的應用，要集成在低成本的FPGA中還有一定難度。好消息是，易靈思16nm工藝的Titanium系列第二代FPGA，內核可以輕鬆達到450Mhz，讓軟核的RISC-V處理器可以跟硬核的Cortex M4處理器分庭抗禮。而在性能相當的情況下，RISC-V所有總線以AXI的形式內置於FPGA，可以帶來高度靈活性、快速上市時間和極低的IP集成風險等額外的價值。6Q3ednc

4.當前的SoC設計在性能、功耗和尺寸方面面臨哪些挑戰？有何解決方案？6Q3ednc

一般來說，SoC想在性能、功耗和尺寸方面均表現出色，就必須在晶片工藝上不停採用更高級的工藝。但是不斷上漲的研發與流片費用，產品面世時間的不確定性，和現今市場需求的加速度變化，給設計者帶來了巨大的挑戰。6Q3ednc

從提高性能的角度來看，設計者要使功耗和尺寸不增加太多，同時能控制研發成本並讓產品快速面市，我們推薦以下幾種方案。對於較低端的應用，可以採用低功耗、小面積的FPGA來內嵌RISC-V處理器和其相關外設，並加入邏輯電路實現高性能模塊。易靈思40nm的Trion系列就是很好的選擇。還以易靈思的FPGA為例，若需要再高一點的性能，可以採用先進的封裝技術，將硬核處理器裸片與Trion FPGA的裸片合封，或者直接採用16nm的Titanium系列更高性能、更低功耗和更小尺寸的FPGA。如果在這個基礎上，希望尺寸再小一點，就可以考慮直接把現有處理器與Trion或者Titanium的FPGA內核，在版圖一級進行合成，成為單一的晶片，不單尺寸得到高度縮減，功耗和性能也會有不錯的優化。6Q3ednc

如果希望最優的性能、功耗、和尺寸的組合，同時保持較快速的面市時間和對需求變化的高度適應性，就可以定製FPGA的規格，並嵌入到整個SoC的設計中。這樣的單一晶片SoC，雖然研發和時間的成本要比前面幾種方案稍高，但在同等性能下，它的單片功耗和尺寸的優勢是最高的。而且有了內嵌的FPGA模塊，就可以非常有效地抵禦市場需求在前期的不確定和後期的變化所導致的問題、面市時間拖長以及產品生命周期縮短的風險。它能先於競爭對手面市、在市場競爭力和長久性方面強於競爭對手，是非常適合高端且量大市場的。6Q3ednc

5.物聯網和邊緣計算等嵌入式系統對SoC設計提出了什麼特別要求？6Q3ednc

首先來講，邊緣計算和物聯網領域的重點是低功耗和低成本。邊緣計算早已經不是新鮮的話題，從宏觀上來看早就開始商業化，比如高通和華為的NPU。但是很多物聯網設備裡用不上這麼高的算力，而且這些器件還遠遠不能滿足這些場景的低功耗要求。而單一的MCU大部分又都算力太低，跑不了邊緣計算中推理的應用。也有很多項目曾經試圖通過MCU+DSP或者DSP+FPGA等組合實現算力提升，但在算力、功耗、成本方面都無法達到一個理想的平衡點。6Q3ednc

易靈思的Quantum架構所帶來的低功耗，低成本和高密度的優勢，配合針對Quantum架構優化後的RISC-V軟核，能夠在滿足算力的前提下兼顧低功耗和低成本，並且還能提供相當程度的靈活性，會對物聯網與邊緣計算的發展起到重要的推動作用。6Q3ednc

責編：Amy Guan6Q3ednc

相關焦點

  • 系統級晶片(SoC)的複雜設計選擇:RISC-V及SoC設計平臺
    這些都關係到晶片終端客戶軟體開發的效率和習慣。●綜合時間、人力、資金成本的性價比：高性價比是商業客戶成功的必要條件。誰都希望用最短的時間、最少的人力完成SoC軟硬體的設計和驗證，當然同時也希望IP費用、後續流片、封裝測試費用等都是最合理的價格。當然每個客戶對這些因素的優先級或是權重會不一樣。芯來科技成立2年以來，見證了RISC-V在國內的落地開花。
  • 系統級晶片(SoC)的複雜設計選擇:片上網絡(NoC)
    為什麼系統級晶片(SoC)設計需要NoC？在介紹NoC相關歷史之前，我想提出一個觀點：NoC是一種SoC架構。從字面上看，NoC是SoC架構師在其框圖和平面圖中繪製的IP模塊之間連接的邏輯和物理實例。如此眾多的SoC設計團隊從Arm、Synopsys和Cadence等公司獲得IP模塊的授權許可，SoC設計趨向於同質化。
  • 中科藍訊推出「訊龍二代」藍牙SoC晶片
    「訊龍二代」晶片在功耗、射頻、ANC、AI等領域，性能都有了極大的提升，特別的，該晶片集成了聲加科技的ENC算法。 從高通《音頻產品現狀調研報告2020》的數據顯示，「聽得清晰，講得清楚」是當下藍牙耳機市場的性能剛需，其中使用藍牙耳機通話的場景越來越多，因應這些需求，中科藍訊隆重推出「訊龍二代」產品。
  • 諾領科技完成2億元B輪融資,SoC晶片助力移動通訊行業發展
    本輪投資主要是為了加大產品量產，產品設計和開拓市場。全球物聯網系統級晶片開發商諾領科技是一家無晶圓廠IC設計的高科技企業。它致力於提供全集成、低功耗無線SoC解決方案，為下一代IoT通訊行業的升級和革新做準備。
  • 從先進器件到系統級方案 羅姆傾情助力工業電機設計
    因此,如何實現更高效更節能的電機系統對整個工業系統的運行效率和成本效益起著決定性的作用,對整個世界的節能環保同樣意義非凡。 工業電機是電機應用的關鍵領域,沒有高效的電機系統就無法搭建先進的自動化生產線,由於應用條件比較苛刻和對性能要求比較嚴格,設計複雜的工業電機系統涉及眾多元器件產品,不同產品在整個系統中各司其職,共同打造出高效可靠的完整電機解決方案。
  • 中美決戰百億億次E級超算冠軍!天河三號原型機國產系統+晶片曝光
    「邁創」眾核處理器（Matrix-2000+）、互連接口晶片、路由器晶片； 設計了四類結點（計算結點、I/O服務結點、I/O存儲結點、服務結點）、十餘種PCB電路板； 設計和實現了新型的計算處理、高速互連、並行存儲、服務處理、監控診斷、基礎架構等硬體分系統， 以及系統操作、並行開發、應用支撐和綜合管理等軟體分系統 「這一切都是為了全面實現超算系統的自主可控
  • 強大的防盜定位追蹤系統方案,硬體原理、結構框圖、軟體流程、源碼...
    系統實施原則的確立將對系統的軟體、硬體和無線通信作方法起到指導作用。考慮到以上眾多因素，本方案設計原則可扼要概括為：完備性、普適性、開放性、容錯性、可靠性、安全性、經濟性七大原則。具體闡述如下：2.1.1 普適性本系統設計的普適性原則是指設計應滿不同種類用戶，不同場合全方位的需要，覆蓋各種防盜定位需求，既適合汽車這類大型物品的防盜又適合小型貴重物品的防盜，同時本系統還可以放到人的身上用來進行對人的追蹤，擴大產品的應用範圍。
  • 聚焦行業,共創價值——宸芯科技通信終端SoC晶片和解決方案
    中國信科集團旗下的宸芯科技有限公司是我國行業通信終端SoC晶片專業領域的龍頭企業，公司聚焦信息通信、集成電路戰略領域，掌握了3G/4G/5G移動通信終端技術、大規模集成電路設計、SDR晶片技術平臺等關鍵技術，為車聯網、無人機、無線安防等行業用戶，提供了專業可靠的通信終端SoC晶片和解決方案，幫助他們設計出更有競爭力的終端產品
  • 愛德萬測試(ADVANTEST)推出下一代SoC測試平臺V93000 EXA Scale
    隨著5G，AI、物聯網技術衍生出眾多應用場景，對單顆晶片的集成度要求越來越高，從而使得半導體封裝工藝越發複雜，同時給半導體測試帶來了更大挑戰，例如非常高的掃描數據量、極端的功率要求、快速的良率學習、高同測試數需求。Advantest的新一代V93000 EXA Scale通過在成熟的V93000架構上的創新與改進來應對這些挑戰。
  • 國內外知名的FPGA廠商信息都在這裡了
    研發、製造並銷售範圍廣泛的高級集成電路、軟體設計工具以及作為預定義系統級功能的IP(Intellectual Property)核。產品包括複雜可編程邏輯器件(CPLD)，在某些控制應用方面CPLD通常比FPGA速度快，但其提供的邏輯資源較少。可編程邏輯解決方案縮短了電子設備製造商開發產品的時間並加快了產品面市的速度，從而減小了製造商的風險。
  • FPGA設計小技巧(時鐘/性能/編程)
    打開APP FPGA設計小技巧（時鐘/性能/編程） FPGA技術聯盟 發表於 2020-12-11 10:26:44 FPGA儘量採取同步設計，也就是所有時鐘都是同一個源頭，如果使用兩個沒有相位關係的異步時鐘，必須要解決跨時鐘域問題。 性能篇 邏輯級的時延不要超過時序預算的百分之五十，否則會影響系統的運行頻率。可以通過分析時序報告中某個路徑的時序統計量來掌握系統的邏輯級時延。
  • 基於DSP晶片TMS320LF2407A和EPM570T100C5N實現多路數據採集系統設計
    基於DSP晶片TMS320LF2407A和EPM570T100C5N實現多路數據採集系統設計 羅軼群,代作曉 發表於 2020-12-23 10:16:49 用於實時控制系統的嵌入式系統經常需要對模擬量進行測量
  • 黑芝麻智能楊宇欣:智能駕駛的核心在於車規級計算晶片
    在楊宇欣看來，決定未來智能駕駛的功能和性能核心不在算法，而在於車規級計算晶片。事實也是如此，隨著汽車電子架構從傳統的分布式發展到以域控制器為主的集中式架構，車載計算將處理更多的數據，做更多的決策，僅靠算法已經難以支撐未來更高級別的智能駕駛。
  • 傑發科技車聯網SoC晶片獲「年度最具投資價值獎」
    2020年9月12日，備受業界關注的2020中國（深圳）國際汽車電子產業年會暨2019年度汽車電子科學技術獎頒獎典禮在深圳凱悅酒店隆重召開，在頒獎典禮環節，四維圖新旗下汽車電子晶片設計企業——傑發科技AutoChips憑藉「AC8257車聯網SoC晶片」 的優異表現，經獨立專家組閉門評審，在眾多送選產品中脫穎而出，榮獲本屆年會「年度卓越創新產品獎」、「年度最具投資價值獎」兩項大獎。
  • FPGA低功耗的設計技巧詳細介紹
    很多設計抉擇可以影響系統的功耗，這些抉擇包括從顯見的器件選擇到細小的基於使用頻率的狀態機值的選擇等。 　　為了更好地理解本文將要討論的設計技巧為什麼能夠節省功耗，我們先對功耗做一個簡單介紹。 　　功耗包含兩個因素：動態功耗和靜態功耗。動態功耗是指對器件內的容性負載充放電所需的功耗。它很大程度上取決於頻率、電壓和負載。這三個變量中的每個變量均在您的某種控制之下。
  • 入門級iPad 9曝光:搭載A13晶片設計不會有太大改動
    蘋果今年推出了入門級的 iPad 8，搭載 A12 仿生晶片，可確保平板電腦的性能不會過時。今天，有消息稱蘋果將會在 iPad 9 上沿用類似的策略。在推特上，名為 000leaker 的爆料者提到，iPad 9 似乎在設計上不會有太大的改變
  • Microchip公布基於RISC-V的低功耗PolarFire SoC FPGA產品系列的...
    （美國微芯科技公司）啟動了PolarFire®片上系統（SoC）現場可編程門陣列（FPGA）早期使用計劃（EAP）。新產品依託屢獲殊榮的中等密度PolarFire FPGA系列產品打造而成，提供全球首款基於RISC-V的強化型實時微處理器子系統，同時支持Linux®作業系統，為嵌入式系統帶來一流的低功耗、熱效率和防禦級安全性。
  • FPGA + 自動駕駛 | 汽車也會感知和思考
    這款四輪雙門超級概念跑車，採用兩座、中置發動機設計，蝶翼式車門，就連輪胎也被可旋轉的球體代替。Matrix自動駕駛計算平臺結合深度學習感知技術，具備強大的感知計算能力，能夠為L3、L4級別自動駕駛提供高性能的感知系統。根據系統對於車輛操控任務的把控程度，國際上最大的汽車工程學術組織——美國汽車工程師協會（SAE）將自動駕駛技術分為L0-L5。系統在L1-L3級主要起輔助功能，當到達L4級，車輛駕駛將全部交給系統。
  • 低功耗M2M市場廣闊 晶片設計如何降耗
    它在簡化設計之餘，可以讓更多下遊設計人員將聯網設備推向市場。本文引用地址：http://www.eepw.com.cn/article/201608/295922.htm　　物聯網關注平均功耗　　隨著人與物、物與物連接的增多，未來將是千億連接的時代，加之國際標準組織對技術標準制定工作的積極推動，低功耗M2M業務的市場前景十分廣闊。
  • 採用PEX8311橋接晶片和Linux作業系統實現PCIE/104板卡的設計
    本文採用了PLX公司的PEX8311橋接晶片，完成了PCIE到局部總線接口的轉換，應用PLX公司提供的開發工具在Linux作業系統下實現了板卡的驅動應用。在軟硬體兩方面進行了設計，完成了PCIE／104板卡的功能，升級了系統的總線。 1、 PCIE／104高速信號接口卡的系統 PCIE／104高速信號接口卡的系統設計方案如圖1所示。