在過去幾年中，Spice模型得到了廣泛的應用。一方面，IC製造商努力向客戶提供精確的模型；另一方面，系統設計工程師日益要求採用更加精確的模型，這也促進了Spice宏模型的創新。許多IC公司都自詡擁有最棒的或者具備革命性新特性的模型，但他們往往未能向用戶提供用於驗證其宏模型精確度的測試電路。最常用的模型要算運算放大器宏模型，精確的運算放大器宏模型非常有用，但對於一般用戶而言，使用這種模型會帶來嚴重的問題。
本文引用地址：http://www.eepw.com.cn/article/201706/347978.htm大多數系統設計工程師在將運算放大器宏模型實現到一個綜合性電路中之前，都會對其進行測試。然而不幸的是，面對錯誤的模擬結果，系統設計師會直接向IC製造商的應用工程師抱怨，他們開發的模型毫無用處，而當IC製造商的應用工程師試圖了解模型運行的具體情況時，得到的回答卻是「哦，在採用貴方競爭對手提供的另一種模型時，我的電路就能得出正確的結果。」
事實是，每一種模型都不盡相同，有的可能不能支持某個特定設置。因此，我認為，最好的辦法不是弄清楚各個運算放大器宏模型存在的缺陷，而是提供一套能夠支持任何運算放大器宏模型的電路，也就是提供一套面向各種運算放大器宏模型的通用測試電路。
宏模型的區別主要在於其測試參數的複雜程度，模型的任務是模擬運算放大器認為與應用相關的參數。例如，對於軌對軌輸出運算放大器，用戶需要測試並驗證輸出飽和電壓與負載電流的關係。同樣地，低噪聲放大器應該有一個至少能模擬電壓噪聲的模型。除了它們之間的差異，各种放大器宏模型也可以模擬一些相同的參數。在執行模擬時，往往是從下面這些最值得關注的參數開始。
開環增益和相位容限
系統設計師在評估其放大器宏模型的性能時，一般首先會測試其開環增益與頻率的關係。這個測試非常重要，因為設計師可以利用一個簡單的小電路，了解模型的DC增益、-3dB頻率、交叉頻率(如果是電壓反饋放大器，則為增益帶寬積)和相位容限。
圖1a所示為測試電路，RC網絡確保在適當的DC電壓下產生輸出偏流。在較高頻率下，電容會將倒相輸入短路接地，使運算放大器處於開環狀態。這個電路採用了一個較大的電容，以儘快降低增益(f=2πRC)。因此，即便被測運算放大器的主極點頻率極低，用戶也可以模擬並實現平穩的變化，滾降速率為20dB/十倍頻程。
在測試開環增益和相位時，用戶選擇的頻率範圍應當高於放大器的單位增益帶寬。在使用軌對軌輸出模型時，用戶必須向測試電路施加數據表中規定的負載，否則模擬結果可能發生錯誤，尤其是DC增益(AOL=gmRL)。
圖1a：開環增益和相位測試電路
圖1b：開環增益和相位模擬
圖1c：開環增益和相位測試結果
壓擺率
壓擺率是一個放大器速度參數，所有模型都應當能夠模擬這個參數。壓擺率等於尾電流與補償電容的比值。根據所用的宏模型，用戶可以將決定壓擺率的電容置於輸入埠或者一個單獨的網絡中。
我們已經知道Idt=Cdv這個關係，因此，可以直接利用圖2a所示電路，根據輸出值計算出壓擺率。用戶只需要利用插入命令，在探針屏幕上顯示的輸出電壓值之前，鍵入字母「d」。
在執行壓擺率模擬時，請確保將模型設置為瞬態，使輸入信號具備足夠快的上升時間和下降時間，不會對壓擺率造成限制。同時，用戶必須根據運算放大器的速率，選擇相應的輸入信號頻率。輸入信號頻率過高會導致收斂問題。
圖2a：壓擺率測試電路
圖2b：壓擺率模擬
CMRR和PSRR
雖然有的模型不能模擬這兩個參數，但這兩個參數很重要。通常，共模抑制比(CMRR)和電源抑制比(PSRR)模擬電路由一個簡單的RC網絡、一個電阻分壓器和一個電壓控制電源構成，用戶可以在模型中輕鬆實現這兩個參數。
在非倒相配置中，由於調製器的存在，CMRR變得尤為重要。此外，如果某個應用的電源容易受到幹擾，那麼PSRR就非常重要。
藉助圖3和圖4所示測試電路，用戶可以模擬這兩個參數。如果正確地模擬了這兩個參數，那麼極點和零點位置應當與數據表中的曲線圖相一致。
圖3a：CMRR測試電路
圖3b：CMRR響應與信號頻率關係模擬
圖4a：PSRR測試電路
圖4b：PSRR響應與信號頻率關係模擬
輸出阻抗
通常，數據表中不包含這個參數，但有時候必須測試這個參數。如果正確地實現了模擬，用戶可以通過輸出阻抗更加精確地計算出放大器在驅動電容性負載時的穩定時間。
在設計旨在實現穩定性的補償方案時，也需要根據輸出阻抗計算出適當的元件值。藉助這個圖5的測試電路，用戶可以在頻域內使用3種不同的增益值，模擬相應的輸出阻抗。輸出電壓與1A電源電流的比值即為輸出阻抗。
圖5a. 輸出阻抗測試電路，增益分別為1、10和100
圖5b. 輸出阻抗模擬
電壓和電流噪聲
在放大器宏模型設計改進方面，電壓和電流噪聲的改善較為顯著。藉助當前的一些模型，用戶可以利用其閃爍噪聲(flicker noise)組件模擬電壓噪聲，也可以精確地模擬電流噪聲。在宏模型中實現噪聲模擬並不需要消耗太多的運算能力或模擬時間，這個任務的難點在於用戶必須使用正確的等式才能使電壓噪聲密度曲線具備類似於數據表曲線圖的1/f拐點。
利用重對數尺度(log log scale)上的電壓輸出器(電源電壓為0伏特)輸出值，用戶可以輕鬆測試電壓噪聲密度。用戶還可以利用這個電路，在非倒相輸入端串聯一個100kΩ的電阻，模擬電流噪聲密度。請務必將探針窗口(probe window)中顯示的測得結果除以100E3，或者用戶選用的其它電阻值。選用的電阻值越高，產生的電流噪聲越顯著，相比之下，電壓噪聲和熱噪聲變得微不足道。
請務必在Pspice的分析設置窗口中指定輸出電壓。在圖6a所示例子中，輸出電壓為VOUT(伏特)、輸入電壓為VIN，並選中了「啟用噪聲」複選框。
圖6a：電壓噪聲密度測試電路
圖6b：電壓噪聲密度模擬
圖7a：電流噪聲密度測試電路
圖7b：電流噪聲密度模擬