如需報告請登錄【未來智庫】。
一、半導體封裝基礎
1.1. 半導體製造工藝流程
半導體製造的工藝過程由晶圓製造（Wafer Fabrication）、晶圓測試（wafer Probe/Sorting)、晶片封裝（Assemble）、測試（Test）以及後期的成品（Finish Goods）入庫所組成。
半導體器件製作工藝分為前道和後道工序，晶圓製造和測試被稱為前道（Front End）工序，而晶片的封裝、測試及成品入庫則被稱為後道（Back End）工序，前道和後道一般在不同的工廠分開處理。
前道工序是從整塊矽圓片入手經多次重複的制膜、氧化、擴散，包括照相製版和光刻等工序，製成三極體、集成電路等半導體元件及電極等，開發材料的電子功能，以實現所要求的元器件特性。
後道工序是從由矽圓片分切好的一個一個的晶片入手，進行裝片、固定、鍵合聯接、塑料灌封、引出接線端子、按印檢查等工序，完成作為器件、部件的封裝體，以確保元器件的可靠性，並便於與外電路聯接。
1.2. 微電子封裝和封裝工程
1.2.1. 封裝的基本定義和內涵
封裝（packaging，PKG）：主要是在半導體製造的後道工程中完成的。即利用膜技術及微細連接技術，將半導體元器件及其他構成要素在框架或基板上布置、固定及連接，引出接線端子，並通過塑性絕緣介質灌封固定，構成整體主體結構的工藝。
封裝工程：是封裝與實裝工程及基板技術的總和。即將半導體、電子元器件所具有的電子的、物理的功能，轉變為適用於機器或系統的形式，並使之為人類社會服務的科學技術，統稱為電子封裝工程。
封裝一詞用於電子工程的歷史並不長。在真空電子管時代，將電子管等器件安裝在管座上構成電路設備一般稱為組裝或裝配，當時還沒有封裝這一概念。自從三極體、IC 等半導體元件的出現，改變了電子工程的歷史。一方面，這些半導體元件細小柔嫩；另一方面，其性能又高，而且多功能、多規格。為了充分發揮其功能，需要補強、密封、擴大，以便與外電路實現可靠地電氣聯接，並得到有效地機械支撐、絕緣、信號傳輸等方面的保護作用。「封裝」的概念正是在此基礎上出現的。
1.2.2. 封裝的功能
封裝最基本的功能是保護電路晶片免受周圍環境的影響（包括物理、化學的影響）。所以，在最初的微電子封裝中，是用金屬罐（Metal Can）作為外殼，用與外界完全隔離的、氣密的方法，來保護脆弱的電子元件。但是， 隨著集成電路技術的發展，尤其是晶片鈍化層技術的不斷改進，封裝的功能也在慢慢異化。
一般來說顧客所需要的並不是晶片，而是由晶片和 PKG 構成的半導體器件。PKG 是半導體器件的外緣，是晶片與實裝基板間的界面。因此無論 PKG 的形式如何，封裝最主要的功能應是晶片電氣特性的保持功能。
通常認為，半導體封裝主要有電氣特性的保持、晶片保護、應力緩和及尺寸調整配合四大功能，它的作用是實現和保持從集成電路器件到系統之間的連接，包括電學連接和物理連接。目前，集成電路晶片的 I/O 線越來越多，它們的電源供應和信號傳送都是要通過封裝來實現與系統的連接。晶片的速度越來越快，功率也越來越大，使得晶片的散熱問題日趨嚴重，由於晶片鈍化層質量的提高，封裝用以保護電路功能的作用其重要性正在下降。
1.2.3. 封裝的範圍
1. 微電子封裝的三個層次
通常，從FAB 廠製造的晶圓開始，可以將電子封裝，按照製造的時間先後順序分為三個層次。
2. 微電子封裝工程和電子基板
微電子封裝是一個複雜的系統工程，類型多、範圍廣，涉及各種各樣材料和工藝。可按幾何維數將電子封裝分解為簡單的「點、線、面、體、塊、板」等。
電子基板是半導體晶片封裝的載體，搭載電子元器件的支撐，構成電子電路的基盤，按其結構可分為普通基板、印製電路板、模塊基板等幾大類。其中 PCB 在原有雙面板、多層板的基礎上，近年來又出現積層（build-up） 多層板。模塊基板是指新興發展起來的可以搭載在 PCB 之上，以 BGA、CSP、TAB、MCM 為代表的封裝基板（Package Substrate，簡稱 PKG 基板）。小到晶片、電子元器件，大到電路系統、電子設備整機，都離不開電子基板。近年來在電子基板中，高密度多層基板所佔比例越來越大。
微電子封裝所涉及的各個方面幾乎都是在基板上進行或與基板相關。在電子封裝工程所涉及的四大基礎技術，即薄厚膜技術、微互連技術、基板技術、封接與封裝技術中，基板技術處於關鍵與核心地位。隨著新型高密度封裝形式的出現，電子封裝的許多功能，如電氣連接，物理保護，應力緩和，散熱防潮，尺寸過渡，規格化、標準化等，正逐漸部分或全部的由封裝基板來承擔。
微電子封裝的範圍涉及從半導體晶片到整機，在這些系統中，生產電子設備包括 6 個層次，也即裝配的 6 個階段。我們從電子封裝工程的角度，按習慣一般稱層次 1 為零級封裝；層次 2 為一級封裝；層次 3 為二級封裝； 層次 4、5、6 為三級封裝。
3. 封裝基板和封裝分級
從矽圓片製作開始，微電子封裝可分為 0、1、2、3 四個等級，涉及上述六個層次，封裝基板（PKG 基板或 Substrate）技術現涉及 1、2、3 三個等級和 2～5 的四個層次。
封裝基板主要研究前3個級別的半導體封裝（1、2、3級封裝），0級封裝暫與封裝基板無關，因此封裝基板一般是指用於 1 級 2 級封裝的基板材料，母板（或載板）、剛撓結合板等用於三級封裝。
1.2.4. 傳統集成電路（IC）封裝的主要生產過程
IC 的封裝工藝流程可分為晶元切割、晶元粘貼、金線鍵合、塑封、雷射列印、切筋打彎、檢驗檢測等步驟。
1.3. 半導體封裝技術和工藝
1.3.1. 半導體封裝技術
1. 晶片封裝的實質
傳統意義的晶片封裝一般指安放集成電路晶片所用的封裝殼體，它同時可包含將晶圓切片與不同類型的晶片管腳架及封裝材料形成不同外形的封裝體的過程。從物理層面看，它的基本作用為：為集成電路晶片提供穩定的安放環境，保護晶片不受外部惡劣條件（例如灰塵，水氣）的影響。從電性層面看，晶片封裝同時也是晶片與外界電路進行信息交互的鏈路，它需要在晶片與外界電路間建立低噪聲、低延遲的信號迴路。
然而不論封裝技術如何發展，歸根到底，晶片封裝技術都是採用某種連接方式把晶圓切片上的管腳與引線框架以及封裝殼或者封裝基板上的管腳相連構成晶片。而封裝的本質就是規避外界負面因素對晶片內部電路的影響，同時將晶片與外部電路連接，當然也同樣為了使晶片易於使用和運輸。
晶片封裝技術越來越先進，管角間距越來越小，管腳密度卻越來越高，晶片封裝對溫度變化的耐受性越來越好，可靠性越來越高。另外一個重要的指標就是看，晶片與封裝面積的比例。
此外，封裝技術中的一個主要問題是晶片佔用面積，即晶片佔用的印刷電路板（PCB）的面積。從早期的 DIP 封裝，當前主流的 CSP 封裝，晶片與封裝的面積比可達 1:1.14，已經十分接近 1:1 的理想值。而更先進 MCM 到SIP 封裝，從平面堆疊到垂直堆疊，晶片與封裝的面積相同的情況下進一步提高性能。
2. 封裝技術工藝發展歷程
半導體封裝技術的發展歷史可劃分為三個階段。
在此背景下，焊球陣列封裝（BGA）獲得迅猛發展，並成為主流產品。BGA 按封裝基板不同可分為塑料焊球陣列封裝（PBGA），陶瓷焊球陣列封裝（CBGA），載帶焊球陣列封裝（TBGA），帶散熱器焊球陣列封裝(EBGA), 以及倒裝晶片焊球陣列封裝（FC-BGA）等。
為適應手機、筆記本電腦等可攜式電子產品小、輕、薄、低成本等需求， 在 BGA 的基礎上又發展了晶片級封裝（CSP）; CSP 又包括引線框架型 CSP、柔性插入板 CSP、剛性插入板 CSP、園片級 CSP 等各種形式，目前處於快速發展階段。
同時，多晶片組件（MCM）和系統封裝（Si P）也在蓬勃發展，這可能孕育著電子封裝的下一場革命性變革。MCM 按照基板材料的不同分為多層陶瓷基板 MCM（MCM-C）、多層薄膜基板 MCM（MCM-D）、多層印製板 MCM（MCM- L）和厚薄膜混合基板 MCM（MCM-C/D）等多種形式。SIP 是為整機系統小型化的需要，提高半導體功能和密度而發展起來的。SIP 使用成熟的組裝和互連技術，把各種集成電路如 CMOS 電路、Ga As 電路、Si Ge 電路或者光電子器件、MEMS 器件以及各類無源元件如電阻、電容、電感等集成到一個封裝體內，實現整機系統的功能。
目前，半導體封裝處於第三階段的成熟期與快速增長期，以 BGA/CSP 等主要封裝形式開始進入規模化生產階段。同時，以 SiP 和 MCM 為主要發展方向的第四次技術變革處於孕育階段。
3. 半導體封裝材料
半導體元件的封接或封裝方式分為氣密性封裝和樹脂封裝兩大類，氣密性封裝又可分為金屬封裝、陶瓷封裝和玻璃封裝。封接和封裝的目的是與外部溫度、溼度、氣氛等環境隔絕，除了起保護和電氣絕緣作用外，同時還起向外散熱及應力緩和作用。一般來說，氣密性封裝可靠性高，但價格也高。目前由於封裝技術及材料的改進，樹脂封裝已佔絕對優勢，但在有些特殊領域（軍工、航空、航天、航海等），氣密性封裝是必不可少的。
按封裝材料可劃分為：金屬封裝、陶瓷封裝（C）、塑料封裝（P）。採用前兩種封裝的半導體產品主要用於航天、航空及軍事領域，而塑料封裝的半導體產品在民用領域得到了廣泛的應用。目前樹脂封裝已佔世界集成電路封裝市場的 98，97以上的半導體器件的封裝都採用樹脂封裝，在消費類電路和器件領域基本上是樹脂封裝一統天下，而 90以上的塑封料是環氧樹脂塑封料和環氧液體灌封料。
4. 晶片電學（零級封裝）互連
在一級封裝中,有個很重要的步驟就是將晶片和封裝體（進行電學互連的 過程，通常稱為晶片互連技術或者晶片組裝。為了凸顯其重要性,有些教 科書也將其列為零級封裝。也就是將晶片上的焊盤或凸點與封裝體通常是 引線框架用金屬連接起來。在微電子封裝中,半導體器件的失效約有一是由於晶片互連引起的,其中包括晶片互連處的引線的短路和開路等，所以晶片互連對器件的可靠性非常重要。
常見的晶片電學互連有三種方式,分別是引線鍵合，載帶自動焊和倒裝焊。通常，TAB 和FC 雖然互連的電學性能要比好，但是都需要額外的設備。因此,對於 I/O 數目較少的晶片，TAB 和 FC 成本很高，另外，在 3D 封裝中， 由於晶片堆疊,堆疊的晶片不能都倒扣在封裝體上,只能通過 WB 與封裝體之間進行互連。基於這些原因,到目前為止,WB 一直是晶片互連的主流技術, 在晶片電學互連中佔據非常重要的地位。
1.3.2. 半導體封裝的典型封裝工藝簡介
依據封裝管腳的排布方式、晶片與 PCB 板連接方式以及發展的時間先後順序， 半導體封裝可劃分為 PTH 封裝(Pin-Through-Hole) 和 SMT 封裝（Surface-Mount-Technology）二大類，即通常所稱的插孔式（或通孔式） 和表面貼裝式。
1. 針腳插裝技術（PTH）
針腳插裝封裝，顧名思義即在晶片與目標板的連接過程中使用插裝方式， 古老而經典 DIP 封裝即屬於該種封裝形式。在早期集成電路中由於晶片集成度不高，晶片工作所需的輸入/輸出管腳數較少，所以多採用該種封裝形式。DIP 封裝有兩種衍生封裝形式，即為：SIP 和 ZIP，只是為適應不同的應用領域，對傳統 DIP 封裝在封裝殼管腳排布和形狀上略有改進。
2. 表面貼裝封裝（SMT）
PTH 封裝在機械連接強度上的優勢毋庸質疑，但同時也帶來一些負面效應。PTH 封裝中使用的貫通孔將大量佔用 PCB 板有效布線面積，因此目前主流的 PCB 板設計中多使用表面貼片封裝。
表面貼片封裝有很多種類，常用的封裝形式有：
小型塑封電晶體(Small Outline Transistor，SOT)
小引出線封裝(Small Outline Package，SOP)
四方扁平無引線封裝(Quad Flat No-lead Package，QFN)
薄小縮小外形封裝(Thin Small Shrink Outline Package，TSSOP)
方型扁平式封裝(Quad Flat Package，QFP)
方形扁平無引腳封裝（QFN）
從 SOT 到 QFN，晶片封裝殼支持的管腳數越來越多，晶片封裝殼的管角間距越來越小。
表面貼片封裝方式的優點在於晶片封裝的尺寸大大下降，晶片封裝的管腳密度大大提升，與 PTH封裝具有相同管腳數量時，表面貼片封裝的封裝尺寸將遠小於 PTH封裝。表面貼片封裝只佔用PCB板表層布線空間，在使用多層布線工藝時，封裝佔用的有效布線面積大大下降，可以大大提高 PCB 板布線密度和利用率。
3.BGA
封裝伴隨著晶片集成度不斷提高，為使晶片實現更複雜的功能，晶片所需的輸入/輸出管腳數量也進一步提升，面對日趨增長的管腳數量和日趨下降的晶片封裝尺寸，微電子封裝提出了一種新的封裝形式BGA封裝。
BGA 封裝的底部按照矩陣方式製作引腳，引腳的形狀為球形，在封裝殼的正面裝配晶片，有時也會將 BGA 晶片與球形管腳放在基板的同一側。BGA 封裝是大規模集成電路的一種常用封裝形式。BGA 封裝按照封裝殼基板材質的不同，可分為三類：塑料 BGA、陶瓷 BGA、載帶 BGA。
BGA 封裝具有以下共同特點：
1) 晶片封裝的失效率較低；
2) 提升器件管腳數量與封裝殼尺寸的比率，減小了基板面積；
3) 管腳共面較好，減少管腳共面損害帶來的焊接不良；
4) BGA 引腳為焊料值球，不存在引腳變形問題；
5) BGA 封裝引腳較短，輸入/輸出信號鏈路大大縮短，減少了因管腳長度引入的電阻/電容/電感效應，改善了封裝殼的寄生參數；
6) BGA 球柵陣列與 PCB 板接觸點較多，接觸面積較大，有利於晶片散熱，BGA 封裝有利提高封裝的封裝密度。
BGA 封裝使用矩陣形式的管腳排列，相對於傳統的貼片封裝，在相同管腳數量下，BGA 封裝的封裝尺寸可以做的更小，同時也更節省 PCB 板的布線面積。
4. 晶片級（CSP）封裝技術
1) CSP 定義
根據 J-STD-012 標準的定義，CSP 是指封裝尺不超過裸晶片 1.2 倍的一種先進的封裝形式。一般認為 CSP 技術是在對現有的晶片封裝技術，尤其是對成熟的 BGA 封裝技術做進一步技術提升的過程中，不斷將各種封裝尺寸進一步小型化而產生的一種封裝技術。
CSP 技術可以確保超大規模集成電路在高性能、高可靠性的前提下，以最低廉的成本實現封裝的尺寸最接近裸晶片尺寸。與 QFP 封裝相比，CSP 封裝尺寸小於管腳間距為 0.5mm 的 QFP 封裝的 1/10；與 BGA 封裝相比，CSP 封裝尺寸約為 BGA 封裝的 1/3。
當封裝尺寸固定時，若想進一步提升管腳數，則需縮小管腳間距。受制於現有工藝，不同封裝形式存在工藝極限值。如 BGA 封裝矩陣式值球最高可達 1000 個，但 CSP 封裝可支持超出 2000 的管腳。
CSP 的主要結構有內芯晶片、互連層、焊球（或凸點、焊柱）、保護層等幾大部分，晶片與封裝殼是在互連層實現機械連接和電性連接。其中，互連層是通過載帶自動焊接或引線鍵合、倒裝晶片等方法，來實現晶片與焊球之間的內部連接，是 CSP 關鍵組成部分。
目前有多種符合 CSP 定義的封裝結構形式，其特點有：
1) CSP 的晶片面積與封裝面積之比與 1：1 的理想狀況非常接近，絕對尺寸為 32mm2，相當於 BGA 的三分之一和 TSOP 的六分之一，即 CSP 可將內存容量提高 3～6 倍之多。
2) 測試結果顯示，CSP 可使晶片 88.4的工作熱量傳導至 PCB，熱阻為 35℃/W- 1，而 TSOP 僅能傳導總熱量的 71.3，熱阻為 40℃/W- 1。
3) CSP 所採用的中心球形引腳形式能有效地縮簡訊號的傳導距離，信號衰減也隨之減少，晶片的抗幹擾、抗噪性能更強，存取時間比 BGA 減少 15～ 20 ，完全能適應 DDRⅡ，DRDRAM 等超高頻率內存晶片的實際需要。
4) CSP 可容易地製造出超過 1000 根信號引腳數，即使最複雜的內存晶片都能封裝，在引腳數相同的情況下，CSP 的組裝遠比 BGA 容易。CSP 還可進行全面老化、篩選、測試，且操作、修整方便，能獲得真正的 KGD（Known GoodDie 已知合格晶片）晶片。
2）CSP 封裝形式主要有如下分類：
5. 先進封裝
1) 堆疊封裝
堆疊封裝分類
堆疊封裝技術是一種對兩個以上晶片（片芯、籽芯）、封裝器件或電路卡進行機械和電氣組裝的方法，在有限的空間內成倍提高存儲器容量，或實現電子設計功能，解決空間、互連受限問題。
堆疊封裝分為定製堆疊和標準商業堆疊兩大類型：前者是通過晶片層次工藝高密度化，其設計和製造成本相對較高；後者採用板卡堆疊、柔性電路連接器聯接、封裝後堆疊、晶片堆疊式封裝等方式，其成本比採用單晶片封裝器件的存儲器模塊高平均 15～20%。應該看到，晶片堆疊式封裝的成本效率最高，在一個封裝體內有 2～5 層晶片堆疊，從而能在封裝面積不變的前提下，有效利用立體空間提高存儲容量，主要用於 DRAM、快閃記憶體和SRAM。另外，通過堆疊 TSOP 可分別節約 50或 77的板級面積。
堆疊封裝的特點
晶片堆疊封裝主要強調用於堆疊的基本「元素」是晶圓切片。
多晶片封裝、堆疊晶片尺寸封裝、超薄堆疊晶片尺寸封裝等均屬於晶片堆疊封裝的範疇。晶片堆疊封裝技術優勢在於採用減薄後的晶圓切片可使封裝的高度更低。
堆疊封裝有兩種不同的表現形式，即 PoP 堆疊(Package on Package， PoP)和PiP堆疊（Packagein Package Stacking，PiP）。
PoP 堆疊使用經過完整測試且封裝完整的晶片，其製作方式是將完整的單晶片或堆疊晶片堆疊到另外一片完整單晶片或堆疊晶片的上部。其優勢在於參與堆疊的基本「元素」為成品晶片，所以該技術理論上可將符合堆疊要求的任意晶片進行堆疊。
PiP 堆疊使用經過簡單測試的內部堆疊模塊和基本組裝封裝作為基本堆疊模塊，但受限於內部堆疊模塊和基本組裝封裝的低良率，PiP 堆疊成品良率較差。但 PiP 的優勢也十分明顯，即在堆疊中可使用焊接工藝實現堆疊連接，成本較為低廉。
PoP 封裝外形高度高於PiP 封裝，但是裝配前各個器件可以單獨完整測試， 封裝後的成品良率較好。
堆疊封裝技術中封裝後成品體積最小的應屬 3D 封裝技術。
3D 封裝可以在更小，更薄的封裝殼內封裝更多的晶片。按照結構可 3D 封裝分為晶片堆疊封裝和封裝堆疊封裝。
2) 晶圓級封裝（WLP）
WLP 的優勢
晶圓級封裝（WLP）就是在封裝過程中大部分工藝過程都是對晶圓（大圓片）進行操作，對晶圓級封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求，還必須滿足簡化供應鏈和降低總體成本，並提高整體性能的要求。
晶圓級封裝提供了倒裝晶片這一具有極大優勢的技術，倒裝晶片中晶片面朝下對著印刷電路板（PCB），可以實現最短的電路徑，這也保證了更高的速度，降低成本是晶圓級封裝的另一個推動力量。
器件採用批量封裝，整個晶圓能夠實現一次全部封裝。在給定晶片上封裝器件的成本不會隨著每片晶片的裸片數量而改變，因為所有工藝都是用掩模工藝進行的加成和減法的步驟。
WLP 技術的兩種類型
總體來說，WLP 技術有兩種類型：「扇入式」（fan-in）和「扇出式」（fan-out）晶圓級封裝。
傳統扇入 WLP 在晶圓未切割時就已經形成。在裸片上，最終的封裝器件的二維平面尺寸與晶片本身尺寸相同。器件完全封裝後可以實現器件的單一化分離（singulation）。因此，扇入式 WLP 是一種獨特的封裝形式，並具有真正裸片尺寸的顯著特點。具有扇入設計的 WLP 通常用於低輸入/ 輸出（I/O）數量（一般小於 400）和較小裸片尺寸的工藝當中。
另一方面，隨著封裝技術的發展，逐漸出現了扇出式 WLP。扇出 WLP 初始用於將獨立的裸片重新組裝或重新配置到晶圓工藝中，並以此為基礎， 通過批量處理、構建和金屬化結構，如傳統的扇入式 WLP 後端處理，以形成最終封裝。
扇出式 WLP 可根據工藝過程分為晶片先上（Die First）和晶片後上（Die Last）, 晶片先上工藝，簡單地說就是先把晶片放上，再做布線（RDL），晶片後上就是先做布線，測試合格的單元再把晶片放上去，晶片後上工藝的優點就是可以提高合格晶片的利用率以提高成品率，但工藝相對複雜。eWLB 就是典型的晶片先上的 Fan out 工藝，長電科技星科金朋的 Fan- out, 安靠（Amkor）的葡萄牙工廠均採用的晶片先上的工藝。TSMC 的INFO 也是晶片先上的 Fan-out 產品。安靠和 ASE 也都有自己成熟的晶片後上的 Fan-out 工藝。
在電子設備的發展歷史中，WLP 封裝技術的推廣產生了很多全新的產品。例如得益於WLP 的使用，摩託羅拉能夠推出其 RAZR 手機，該手機也是其推出時最薄的手機。最新型號的 iPhone 採用了超過 50 顆WLP，智慧型手機是WLP 發展的最大推動力。
隨著金線價格的上漲，一些公司也正在考慮採用WLP 作為低成本替代方案，而不是採用引線鍵合封裝，尤其是針對更高引腳數的器件。最近幾年中，WLP 也已經被廣泛用於圖像傳感器的應用中。目前，矽通孔（TSV）技術已被納入用於封裝圖像傳感器的 WLP 解決方案。其他更新的封裝技術也在逐漸發展，並與現有的WLP 技術進行整合，例如三維（3D）集成技術。
3) 2.5D/3D 先進封裝集成工藝
新興的 2.5D 和 3D 技術有望擴展到倒裝晶片和晶圓級封裝工藝中。通過使用矽中介層（Interposers）和矽通孔（TSV）技術，可以將多個晶片進行垂直堆疊。TSV 堆疊技術實現了在不增加 IC 平面尺寸的情況下，融合更多的功能到 IC 中，允許將更大量的功能封裝到 IC 中而不必增加其平面尺寸， 並且矽中介層用於縮短通過集成電路中的一些關鍵電通路來實現更快的輸入和輸出。因此，使用先進封裝技術封裝的應用處理器和內存晶片將比使用舊技術封裝的晶片小約 30或 40，比使用舊技術封裝的晶片快 2～3倍，並且可以節省高達 40或者更多的功率。
2.5D 和 3D 技術的複雜性以及生產這些晶片的 IC 製造商（Fab）和外包封裝/測試廠商的經濟性意味著 IDM 和代工廠仍需要處理前端工作，而外包封裝/測試廠商仍然最適合處理後端過程，比如通過露出、凸點、堆疊和測試。外包封裝/測試廠商的工藝與生產主要依賴於內插件的製造，這是一種對技術要求較低的成本敏感型工藝。
三維封裝可以更高效地利用矽片，達到更高的「矽片效率」。矽片效率是指堆疊中的總基板面積與佔地面積的比率。因此，與其他 2D 封裝技術相比， 3D 技術的矽效率超過了 100。而在延遲方面，需要通過縮短互連長度來減少互連相關的寄生電容和電感，從而來減少信號傳播延遲。而在 3D 技術中，電子元件相互靠得很近，所以延遲會更少。相類似，3D 技術在降低噪聲和降低功耗方面的作用在於減少互連長度，從而減少相關寄生效應， 從而轉化為性能改進，並更大程度的降低成本。此外，採用 3D 技術在降低功耗的同時，可以使 3D 器件以更高的頻率運行，而 3D 器件的寄生效應、尺寸和噪聲的降低可實現更高的每秒轉換速率，從而提高整體系統性能。
3D 集成技術作為 2010 年以來得到重點關注和廣泛應用的封裝技術，通過用 3D 設備取代單晶片封裝，可以實現相當大的尺寸和重量降低。這些減少量的大小部分取決於垂直互連密度和可獲取性（accessibility）和熱特性等。據報導，與傳統封裝相比，使用 3D 技術可以實現 40～50 倍的尺寸和重量減少。舉例來說，德州儀器（TI）的 3D 裸片封裝與離散和平面封裝（MCM）之間的體積和重量相比，可以減少 5～6 倍的體積，並且在分立封裝技術上可以減少 10～20 倍。此外，與 MCM 技術相比，重量減少 2～ 13 倍，與分立元件相比，重量減少 3～19 倍。此外，封裝技術中的一個主要問題是晶片佔用面積，即晶片佔用的印刷電路板（PCB）的面積。在採用MCM 的情況下，晶片佔用面積減少 20～90 ，這主要是因為裸片的使用。
4) 系統級封裝 SiP 技術
SiP 是半導體封裝領域的最高端的一種新型封裝技術，將一個或多個 IC 晶片及被動元件整合在一個封裝中，綜合了現有的芯核資源和半導體生產工藝的優勢。SiP 是為整機系統小型化的需要，提高半導體功能和密度而發展起來的。SIP 使用成熟的組裝和互連技術，把各種集成電路如 CMOS 電路、GaAs 電路、SiGe 電路或者光電子器件、MEMS 器件以及各類無源元件如電阻、電容、電感等集成到一個封裝體內。
自從 1960 年代以來，集成電路的封裝形式經歷了從雙列直插、四周扁平封裝、焊球陣列封裝和圓片級封裝、晶片尺寸封裝等階段。而小型化、輕量化、高性能、多功能、高可靠性和低成本的電子產品的總體發展趨勢使得單一晶片上的電晶體數目不再是面臨的主要挑戰，而是要發展更先進的封裝及時來滿足產品輕、薄、短、小以及與系統整合的需求，這也使得在獨立的系統（晶片或者模塊）內充分實現晶片的功能成為需要克服的障礙。
這樣的背景是 SiP 逐漸成為近年來集成電路研發機構和半導體廠商的重點研究對象。SiP 作為一種全新的集成方法和封裝技術，具有一系列獨特的技術優勢，滿足了當今電子產品更輕、更小和更薄的發展需求，在微電子領域具有廣闊的應用市場和發展前景。
SIP/SOP
近年來，隨著消費類電子產品（尤其是移動通信電子產品）的飛速發展， 使得三維高密度系統級封裝（3D SiP，System in Package/SoP, System on Package）成為了實現高性能、低功耗、小型化、異質工藝集成、低成本的系統集成電子產品的重要技術方案，國際半導體技術路線（ITRS）已經明確 SiP/SoP 將是未來超越摩爾（More than Moore）定律的主要技術。
SiP 從結構方向上可以分為兩類基本的形式，一類是多塊晶片平面排布的二維封裝結構（2D SiP），另一類是晶片垂直疊裝的三維封裝/集成結構（3D SiP）.
在 2D SiP 結構中，晶片並排水平貼裝在基板上的，貼裝不受晶片尺寸大小的限制,工藝相對簡單和成熟，但其封裝面積相應地比較大，封裝效率比較低。3D SiP 可實現較高的封裝效率，能最大限度地發揮 SiP 的技術優勢，是實現系統集成的最為有效的技術途徑，實際上涉及多種先進的封裝技術，包括封裝堆疊（PoP）、晶片堆疊（CoC）、矽通孔（TSV）、埋入式基板（Embedded Substrate）等，也涉及引線鍵合、倒裝晶片、微凸點等其他封裝工藝。3D SiP 的基本概念正是將可能實現的多種功能集成於一個系統中，包括微處理器、存儲器、模擬電路、電源轉化模塊、光電器件等， 還可能將散熱通道等部件也集成在封裝中，最大程度的體現 SiP 的技術優勢。
系統級封裝技術可以解決目前我們遇到的很多問題，其優勢也是越來越明顯，如產品設計的小型化、功能豐富化、產品可靠性等，產品製造也越來越極致，尤為重要的是，提高了生產效率，並大幅降低了生產成本。當然， 難點也是存在的，系統級封裝的實現，需要各節點所有技術，而不是某一技術所能實現的，這對封裝企業來說，就需要有足夠的封裝技術積累及可靠的封裝平臺支撐，如高密度模組技術、晶圓級封裝技術等。
多晶片組件（MCM）
多晶片組件(MCM)屬於系統級封裝，是電子封裝技術層面的大突破。MCM 是指一個封裝體中包含通過基板互連起來，共同構成整個系統的封裝形式的兩個或兩個以上的晶片。並為組件中的所有晶片提供信號互連、I/O 管理、熱控制、機械支撐和環境保護等條件。根據所用多層布線基板的類型不同，MCM 可分為疊層多晶片組件(MCM-L)、陶瓷多晶片組件(MCM-C)、澱積多晶片組件(MCM-D)以及混合多晶片組件(MCM–C/D)等。
多晶片封裝技術從某種程度上而言可以減少由晶片功能過於複雜帶來的研發壓力。由於多晶片方案可以使用完全獨立的成熟晶片搭建系統，無論從成本角度還是從技術角度考慮，單晶片方案的研發難度遠大於多晶片方案。現階段產品發展的趨勢為小型化可攜式產品，產品外部尺寸的縮小將壓縮晶片可用布線空間，這就迫使封裝技術改善封裝的尺寸來適應更小型的產品。
二、封裝基板已經是半導體封裝中價值量最大的耗材
2.1. 封裝基板是 IC 晶片封裝的新興載體
傳統的半導體封裝,是使用引線框架作 IC 導通線路與支撐 IC 的載具, 它連接引腳於引線框架的兩旁或四周。隨著半導體封裝技術的發展,當引腳數增多(超過 300 個引腳),傳統的 QFP 等封裝形式已對其發展有所限制。這樣, 在 20 世紀 90 年代中期, 以 BGA、CSP 為代表的新型半導體封裝形式問世, 隨之也產生了一種半導體晶片封裝必要的新載體，這就是半導體封裝基板 (IC Package Substrate,又稱為半導體封裝載板) 。
IC 封裝基板起到在晶片與常規印製電路板 (多為主板、母板、背板) 的不同線路之間提供電氣連接 (過渡)的作用，同時為晶片提供保護、支撐、散熱的通道, 以及達到符合標準安裝尺寸的功效。可實現多引腳化、縮小封裝產品面積、改善電性能及散熱性、實現高密度化等是它的突出優點。因此以 BGA、CSP 以及倒裝晶片 ( FC，Fpil Chpi) 等形式的半導體封裝基板, 在近年來的應用領域得到迅速擴大,廣為流行。
基於在半導體封裝中充分運用高密度多層基板技術方面,以及降低封裝基板的製造成本方面(封裝基板成本以 BGA 為例約佔 40-50,在 FC 基板製造成本方面它約 70-80)的需求,半導體封裝基板已成為一個國家、一個地區在發展微電子產業中的重要「武器」之一。
2.2. 從晶片支撐材料角度來看半導體封裝技術分類
目前普遍使用的封裝技術有很多，可分為以下幾類:
晶片的封裝種類太過繁雜，為了方便理解，我們將分類方式簡化，以封裝過程中使用的承載晶圓或晶片的耗材的不同來份額裡，半導體封裝技術可以分為引線框封裝、裸晶片封裝/晶圓級封裝和鑲入式封裝三類。
2.1.1. 引線框架封裝（Leadframe Packages）
傳統的 IC 封裝是採用導線框架作為 IC 導通線路與支撐 IC 的載具，它連接引腳於導線框架的兩旁或四周。隨著 IC 封裝技術的發展，引腳數量的增多(超過 300 以上個引腳)、、線密度的增大、基板層數的增多，使得傳統的 QFP 等封裝形式在其發展上有所限制。
我們把使用傳統引線框架和封裝殼的封裝技術稱為引線框架式封裝技，多用於如方形扁平無引腳封裝（QFN）和方型扁平式封裝（QFP）。
1. 引線框架封裝工藝
使用引線框架和外部封裝殼的晶片封裝製作工藝十分相似。基本流程為： 首先使用充銀環氧粘結劑將晶圓切片粘附於引線框架上，然後使用金屬線將晶圓切片的管腳與引線框架上相應的管腳連接，再將引線框架與封裝殼組合在一起，最後使用模塑包封或者液態膠灌封，以保護晶圓切片、連接線和管腳不受外部因素的影響。
2. 引線框架主要性能
半導體封裝引線框架大多採用銅材或鐵鎳合金（A42）兩種材質，在封裝中， 引線框架主要有如下作用：
引線框架封裝(如 SO、QFP、QFN)仍然是 I/O 小於 200 的半導體中最常見的。模具通常採用金屬絲連接，封裝也很簡單，雖然使用倒裝晶片、多模和模/無源組合的變體也在批量生產中。
陶瓷封裝在很大程度上可以被看作是遺留技術。雖然它們過去在 IC 上很常見，但現在幾乎只用於軍事和航空電子等高可靠性應用，不願在封裝技術上做出改變。
2.2.2. 鑲入式封裝技術-基於基板的封裝
嵌入式晶片（Embedded Component Packaging EPC），封裝與大多數封裝類型並不相同。一般來說，在許多集成電路封裝中，器件位於基板的頂部， 基板充當器件與封裝板間「橋梁」的角色。「嵌入式封裝」一詞有著不同的含義，在嵌入式晶片封裝的世界中，指採用多步驟製造工藝將元器件嵌入到基板中。
單晶片、多晶片、MEMS 或無源元器件均可以並排式（side-by-side）方式嵌入到有機層壓基板（Organic Laminate Substrate）之中。這些元器件均通過鍍銅的通孔（via）連接起來。總而言之，通過嵌入式封裝，就可以釋放系統中的空間。在 TDK 的工藝中，器件被嵌入四個極薄的基板疊層中， 以微互連和通孔為主要特點，總高度為 300m。
封裝尺寸是將有源晶片嵌入基板中的驅動因素。在『x』和『y』軸上，會顯著地整體收縮。當考慮版圖布線更大化時，這種微型化可讓設計多一些靈活性。如今嵌入式有源元器件的市場，主要圍繞著功率模擬器件領域。藍牙無線模塊（Bluetooth WiFi modules）的微型化特點，已成為嵌入式晶片封裝的主要應用領域。其他應用還包括手機市場的射頻模塊。」
1. 鑲入式封裝的優劣勢
通常情況下，IC 會被封裝在電路板上，但這樣有時會佔用系統中寶貴的電路板空間，因此考慮把晶片嵌入到基板中以節省空間和成本，這就是嵌入式晶片封裝的用武之地，並不會與晶圓級封裝中的扇出型封裝相混淆。
扇出型封裝中，裸片會被嵌入到環氧模壓樹脂（molded epoxy compound） 填充的重新建構晶圓（reconstituted wafer）中。嵌入式晶片封裝是不同的。這些元器件被嵌入到多層基板中，IC 會被嵌入基板的核心部位。核心部位是用特殊的樹脂做的，其他基板層均是標準的 PCB 材料。裸片通常是並排放置的，如果是標準的 4 層基板，所有裸片都會被放置於 2 層與 3 層之間，且裸片不會堆疊。
嵌入式封裝的主要優點有：促進尺寸微型化、互連可靠、性能更高，並改善了對集成元器件的保護。ECP 還支持模塊化的趨勢，通過降低其他封裝技術的成本來實現。隱身的電子器件（嵌入式晶片）可有效防止逆向工程和造假。」
嵌入式封裝也有缺點。由於它結合了用於先進封裝和印刷電路板（PCB）的技術，因此面臨一些製造方面的挑戰。此外，生態系統還相對不成熟。嵌入式晶片的成本仍然過高，且有時良率太低。
嵌入式封裝是將多個晶片集成到單個封裝體中的幾種方法之一，但並不是唯一選擇。系統級封裝是最受歡迎的選擇，但由於成本原因，扇出型封裝也有很大的發展潛力。正是這些封裝解決方案為市場提供價格更低、技術更好的解決方案。
2. 按基板類型的鑲入式封裝分類
基板從材料上可分為有機基板和無機基板兩大類；從結構上可分為單層（包括撓性帶基）、雙層、多層、複合基板等。多層基板包括通用製品（玻璃-環氧樹脂）、積層多層基板、陶瓷多層基板、每層都有埋孔的多層基板。
陶瓷封裝在很大程度上可以被看作是遺留技術。雖然它們過去在 IC 上很常見，但現在幾乎只用於高可靠性的應用，如軍事和航空電子設備。由於不願意在封裝技術上做出改變。
有機基板封裝(BGA, CSP)使用小型剛性(有時彎曲)基板，其上的模具是金屬絲粘結或倒裝晶片。大多數這樣的封裝使用一組球或地與主機 PCB 接口。哪一個允許這些包容納多達 4000 個外加 I/O
2.2.3. 裸晶片封裝/晶圓級封裝（WLP）
1. 裸晶片封裝/組裝
目前伴隨晶片功能的提升，晶片的工作頻率大幅增加。從 MHz 到 GHz，晶片的工作頻率有了質的飛躍。晶片對外圍電路的要求也越嚴苛。微秒，納秒級的延遲都會使數據傳輸出現嚴重錯誤。如何消除信號在外部電路傳輸時的延遲效應是設計人員不能迴避的問題。
在傳統封裝中晶圓切片與封裝殼的連接方式會引入新的負面因素—Wire bonding 金屬線和封裝殼引腳，過長的信號線會使信號傳輸時受寄生 RC 的影響出現延遲，同時也易受到幹擾。而使用裸晶片技術減少了晶片傳輸線的長度，從而使晶片信號的延遲大大減少。裸晶片技術在減小封裝體體積的同時，還將大大提高信號傳輸品質，這也是與其他封裝技術相比裸晶片封裝技術的重要優勢。但是，裸晶片技術由於在封裝中沒有封裝殼的保護， 晶片晶背暴露在外，存在被損壞的風險。所以裸晶片雖然能在絕大多數應用領域取代傳統封裝形式的晶片，但是絕對不能百分之百點對點可代替。現有的晶片封裝技術在面對封裝尺寸進一步縮小，封裝成本進一步下降的需求時，有些力不從心。在現有封裝技術中晶圓切片的實際尺寸已經很小， 制約封裝尺寸縮小的因素是封裝方式本身（即便是使用 CSP 封裝，封裝比為 1.14，仍然有 14%的空間被浪費）。而適時引入裸晶片技術則可很好的解決上述問題。
若將裸晶片組裝於新的封裝基材上，則稱為裸晶片封裝，若將裸晶片直接 組裝在 PCB 板上，則稱為裸晶片組裝。裸晶片封裝/組裝是指在晶片與目標板（封裝基板或 PCB 板）的連接過程中，裸晶片為原始的晶圓切片形式， 晶片沒有經過預先的封裝而直接與目標板連接。
引入裸晶片封裝，可以減少由封裝殼產生的額外的體積，將標準的半導體封裝晶片直接更換成無封裝的裸晶片，可使研發人員直接獲得該晶片理論上的最小尺寸，從而提高 PCB 板布線空間的利用率。如圖中所示，18M 的同步 SRAM 在使用不同的封裝形式時，至少可以節省 70的空間。
裸晶片封裝是一個獨特的類別，包括 COB(主板晶片:直接連接到主 PCB 上的晶片線編解碼器)和 COF/COG (Flex 或玻璃上的晶片)，後者是將晶片直接翻轉到顯示器的玻璃或彎曲電路上。
2. 晶圓級封裝（WLP）
晶圓級封裝（WLP）就是在封裝過程中大部分工藝過程都是對晶圓（大圓片） 進行操作，對晶圓級封裝（WLP）的需求不僅受到更小封裝尺寸和高度的要求，還必須滿足簡化供應鏈和降低總體成本，並提高整體性能的要求。
2.3. 封裝基板的定義、種類及生產工藝
2.3.1. 封裝基板的定義
封裝基板（Package Substrate）是由電子線路載體（基板材料）與銅質電氣互連結構（如電子線路、導通孔等）組成，其中電氣互連結構的品質直接影響集成電路信號傳輸的穩定性和可靠性，決定電子產品設計功能的正常發揮。封裝基板屬於特種印製電路板，是將較高精密度的晶片或者器件與較低精密度的印製電路板連接在一起的基本部件。
2.3.2. 封裝基板的作用
20 世紀初期，「印製電路」的概念被 Paul Eisler 首次提出，並研製出世界上第一塊印製電路板（Printed Circuit Board，PCB）。集成電路封裝基板是隨著半導體晶片的出現而從印製電路板家族中分離出來的一種特種印製電路板，其主要功能是構建晶片中集成電路與外部電子線路之間的電氣互連通道。
2.3.3. 封裝基板發展的三個階段
當前封裝基板可以簡單的理解為是具有更高性能或特種功能的 PCB，是可為晶片、電子元器件等提供電氣連接、保護、支撐、散熱、組裝等功效， 以實現多引腳化，縮小封裝產品體積、改善電氣性能及散熱性、超高密度或多晶片模塊化以及高可靠性的電子基板。
到目前為止，世界半導體封裝基板業歷程可劃分為三個發展階段：
2.3.4. 封裝基板（IC 載板）與 PCB 的異同
1. 電子封裝工程中封裝、實裝、安裝及裝聯的區別
2. 封裝基板與 PCB 的區別
封裝基板是可為晶片、電子元器件等提供電氣連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小封裝產品體積、改善電氣性能及散熱性、超高密度或多晶片模塊化以及高可靠性的電子基板。
封裝基板可以簡單的理解為是具有更高性能或特種功能的 PCB 或薄厚膜電路基板。封裝基板起到了晶片與常規印製電路板（多為母板、副板，背板等）的不同線路之間的電氣互聯及過渡作用，同時也為晶片提供保護、支撐、散熱、組裝等功效。
在電子封裝工程中，電子基板（PCB）可用於電子封裝的不同層級（主要用於 1～3 級封裝的第 2～5 層次），只是封裝基板用於 1、2 級封裝的 2、3層次，普通 PCB 用於 2、3 級封裝的 3、4、5 層次。但是它們都是為電子元器件等提供互聯、保護、支撐、散熱、組裝等功效，以實現多引腳化， 縮小封裝產品體積、改善電氣性能及散熱性、超高密度或多晶片模塊化以及高可靠性為目的。
主板（母板）、副板及載板（類載板）常規 PCB（多為母板、副板，背板等） 主要用於 2、3 級封裝的 3、4、5 層次。其上搭載 LSI、IC 等封裝的有源器件、無源分立器件及電子部件，通過互聯構成單元電子迴路發揮其電路功能。
隨著電子安裝技術的不斷進步與發展，電子安裝各階層的界限越來越不清晰，各階層安裝的交叉、互融，此過程中 PCB 的作用越來越重要，對 PCB 及其基板材料在功能、性能上都提出了更高、更新的要求。
3. 封裝基板從 PCB 中分離獨立出來的歷程和原因
20 世紀 80 年代以後，新材料、新設備的廣泛應用，集成電路設計與製造技術按照「摩爾定律」飛速發展，微小敏感的半導體元件問世，大規模集成電路與超大規模集成電路設計出現，高密度多層封裝基板應運而生，使集成電路封裝基板從普通的印製電路板中分離出來，形成了專有的集成電路封裝基板製造技術。
目前，在常規 PCB 板的主流產品中，線寬/線距 50μm/50μm 的產品屬於高端 PCB 產品了，但該技術仍然無法達到目前主流晶片封裝的技術要求。在封裝基板製造領域，線寬/線距在 25μm/25μm 的產品已經成為常規產品，這從側面反映出封裝基板製造與常規 PCB 製造比，其在技術更為先進。
封裝基板從常規印製電路板中分離的根本原因有兩方面：一方面，由於PCB 板的精細化發展速度低於晶片的精細化發展速度，導致晶片與 PCB 板之間的直接連接比較困難。另一方面，PCB 板整體精細化提高的成本遠高於通過封裝基板來互連 PCB 和晶片的成本。
2.3.5. 封裝基板的主要結構和生產技術
目前，在封裝基板行業還沒有形成統一的分類標準。通常根據適用基板製造的基板材料、製作技術等方面進行分類。根據基板材料的不同，可以將封裝基板分為無機封裝基板和有機封裝基板。無機封裝基板主要包括：陶瓷基封裝基板和玻璃基封裝基板。有機封裝基板主要包括：酚醛類封裝基板、聚酯類封裝基板和環氧樹脂類封裝基板等。根據封裝基板製作方法不同，可以將封裝基板分為有核（Core）封裝基板和新型無核（Coreless） 封裝基板。
1. 有核和無核封裝基板
有核封裝基板在結構上主要分為兩個部分，中間部分為芯板，上下部分為積層板。有核封裝基板製作技術是基於高密度互連（HDI）印製電路板製作技術及其改良技術。
無核基板，也叫無芯基板，是指去除了芯板的封裝基板。新型無核封裝基板製作主要通過自下而上的電沉積技術製作出層間導電結構—銅柱。它僅使用絕緣層（Build-up Layer）和銅層通過半加成（SemiAdditive Process，縮寫為 SAP）積層工藝實現高密度布線。
2. 封裝基板的結構
封裝基板的主要功能是實現集成電路晶片外部電路、電子元器件之間的電氣互連。有核封裝基板可以分為芯板和外層線路，而有核封裝基板的互連結構主要包括埋孔、盲孔、通孔和線路。無核封裝基板的互連結構則主要包括銅柱和線路。無核封裝基板製作的技術特徵主要是通過自下而上銅電沉積技術製作封裝基板中互連結構—銅柱、線路。相比於埋孔和盲孔，銅柱為實心銅金屬圓柱體結構，在電氣傳輸方面性能更加優良，銅柱的尺寸也遠低於盲孔的尺寸，直接在 40μm 左右。
3. 封裝基板的主流生產技術
1) 主要的積層精細線路製作方法
半導體封裝基板層間互聯、積層精細線路製作方法是從高密度互聯/積層多層板（High Density Interconnection/Build up Multilayer，HDI/BUM） 衍生而來，HDI/BUM 板製造工藝技術種類繁多，通過可生產性、可靠性和成本等各方面的優勝劣汰和市場選擇，目前比較成熟的工藝集中在 3-5 種。
早期的集成電路封裝基板由於封裝晶片 I/O 數有限，其主流製作技術是印製電路板製造通用技術—蝕刻銅箔製造電子線路技術，屬於減成法。IC 設計趨勢大致朝著高集成化、快速化、多功能化、低耗能化及高頻化發展， 對應的半導體封裝基板呈現出「四高一低」的發展趨勢，即高密度布線、高速化和高頻化、高導通性、高絕緣可靠性、低成本性。
在近年的電子線路互連結構製造領域，相比於蝕刻銅箔技術（減成法），半加成法主要採用精確度更高、綠色的電沉積銅技術製作電子電路互連結構。近十幾年來，在封裝基板或者說整個集成電路行業，互連結構主要是通過 電沉積銅技術實現的，其原因在於金屬銅的高性能和低價格，避免了蝕刻 銅流程對互連結構側面蝕刻，銅的消耗量減少，互連結構的精細度和完整 性更好，故電沉積銅技術是封裝基板製作過程中極其重要的環節。
2) 封裝基板製作技術-高密度互連（HDI）改良製作技術
高密度互連（HDI）封裝基板製造技術是常規 HDI 印製電路板製造技術的延伸，其技術流程與常規 HDI-PCB 板基本相同，而二者的主要差異在於基板材料使用、蝕刻線路的精度要求等，該技術途徑是目前集成電路封裝基板製造的主流技術之一。由於受蝕刻技術的限制，HDI 封裝基板製造技術在線路超精細化、介質層薄型化等方面遇到了挑戰，近年出現了改良型HDI 封裝基板製造技術。
根據有核封裝基板的結構，把 HDI 封裝基板製作技術流程主要分為兩個部分：一是芯層的製作；二是外層線路製作。改良型 HDI 封裝基板製造技術主要是針對外層線路製作技術的改良。
常規 HDI 技術製作封裝基板的流程
3) 封裝基板新型的製造技術--改良型半加成法
基於磁控濺射種子層的電沉積互連結構是一條全新的封裝基板製造技術途徑，該製作技術被稱為改良型半加成法。此外，由於該技術途徑不像 HDI 技術需要製作芯板，因此被稱為無核封裝基板製作技術。
無核封裝基板製作技術不需要蝕刻銅箔製作電子線路，突破了 HDI 途徑在超精細線路製作方面存在的技術瓶頸，成為高端封裝基板製造的首選技術。另外，該技術採用電沉積銅製作電氣互連結構，故互連結構的電沉積銅技 術已經是無核封裝基板製作的核心技術之一。
三、封裝材料和封裝基板市場
3.1. 封裝基材和基板市場及技術發展
3.1.1. 封裝技術應用的演進
即使是最古老的封裝技術仍然在使用今天。但是，通過從線鍵到倒裝晶片外圍設備再到陣列封裝、縮小 I/O 間距、更小的封裝體和多組件模塊，以實現更高密度封裝是明顯的趨勢。
3.1.2. 封裝基板在晶圓製造和封裝材料價值量佔比最大
晶圓製造和封裝材料主要包括引線框架、模封材料（包封樹脂、底部填充料、液體密封劑）、粘晶材料、封裝基板（有機、陶瓷和金屬）、鍵合金屬線、焊球、電鍍液等.
3.1.3. 封裝基板行業景氣度的變化
在大約 2500 億套集成電路封裝中，1900 億套仍在使用銅線鍵合技術，但倒裝晶片的增長速度快了 3 倍。1500 億套仍在使用鉛框架，但有機基質和WLCSP 的增長速度快了三倍。只有約 800 億半導體封裝是基於有機基板， 有機封裝基板市場大約 80 億美元，相當於整個 PCB 行業的 13%.
3.1.4. 有機和陶瓷封裝基板是封裝基板中的主流
在高密度封裝中，為了降低反射噪聲、串音噪聲以及接地噪聲，同時保證各層次間連接用插接端子及電纜的特性阻抗相匹配，需要開發高層數、高密度的多層布線基板。
按基板的基體材料，基板可分為有機系（樹脂系）、無機系（陶瓷系、金屬系）及複合系三大類。一般來說，無機系基板材料具有較低的熱膨脹係數， 以及較高的熱導率，但是具有相對較高的介電常數，因此具有較高的可靠性，但是不適於高頻率電路中使用；有機系基板材料熱膨脹率稍高，散熱較差，但是具有更低的介電常數，且質輕，便於加工，便於薄型化。同時由於近幾十年內聚合物材料的不斷發展，有機系基板材料的可靠性有極大提升，因此己經被廣泛應用。
目前廣泛應用的有機基板材料有環氧樹脂，雙馬來醜亞胺三嘆樹脂（聚苯醚樹脂，以及聚醜亞胺樹脂等。
3.1.5.2019 年封裝材料市場規模在 200 億美金左右，封裝基板約佔 64
根據國內亞化諮詢預測，2019 年中國半導體封裝材料市場規模將超 400 億元人民幣，約折合 57 億美元左右。
3.2. 封裝基板主流產品市場
3.2.1. 全球地區分布
有機封裝基板市場一直很小，直到 1997 年英特爾開始從陶瓷基板向有機基板過渡，在基板封裝的基板價值可以佔封裝總價值（不包括模具）的 15%至 35%。
目前,世界上半導體封裝基板生產主要在亞洲(除日本和中國)、日本、中國、美國及歐洲。從產值上看， 封裝基板的生產國家主要是日本、亞洲（除日本和中國以外，以韓國和臺灣為主）和中國。2019 年封裝基板的市場價值預計為 81 億美元，預計未來五年將以每年近 6.5的速度增長。其中，亞洲（除日本和中國以外，以韓國和臺灣為主）的佔有率接近 61，日本約為 26，中國,13 左右，而美國、歐洲及世界其它地區佔有比例則相當小.
3.2.2 全球載板主要製造地及主要製造商現狀
根據 2019 年 Prismark 的統計數據，目前全球載板的市場容量約為 81 億美元，量產公司近 30 家。從生產地來看，全球載板主要在韓國、中國臺灣、日本和中國內地四個地區生產（99 ）。近年來中國內地量產廠商數量增長明顯，但產值仍較小； 2019 年全球前十五大載板公司如下表所示。從表中可以看出，載板公司基本上都是PCB 產品多元化，即非從事單一的載板業務（唯一例外的是日月光材料（僅從事 BGA 載板製造），主要是由於該公司的母公司從事的是封測代工服務.
期初，日本供應商主導封裝基板供應鏈。目前日本仍以超過 50%的份額主導著高端 FCBGA/PGA/LGA 市場，我們認為未來五年內這種情況不會有實質性變化。在所有其他封裝基板類別中，臺灣/中國大陸和韓國的供應商佔據市場主導地位。
……
3.2.3. 主流封裝基板產品分類
1. 按基材材質分類
封裝基板按基材材質可分為剛性有機封裝基板、撓性封裝基板和陶瓷封裝基板。
2. 按製造工藝分類
封裝基板按照製造工藝可分為剛性基板（含陶瓷基板）、撓性基板、積層法多層基板（BUM）。
3. 按性能分類
封裝基板按照性能可分為：低膨脹係數（a）封裝基板、高玻璃化溫度（Tg） 封裝基板、高彈性率封裝基板、高散熱性封裝基板、埋入元件型封裝基板。
4. 按應用領域分類
根據封裝基板不同的用途，可將封裝基板分為：
3.2.4. 六種產品佔據封裝基板市場主要份額
1. 主流封裝基板產品市場規模和結構
封裝基板產品多樣化，從產值分布來看， 2019 年封裝基板主要以 FC BGA/PGA/LGA（Flip Chip Ball/Pin/Land Grid Array,倒裝晶片球/針/平面柵格陣列封裝基板）、FCCSP（Flip Chip Chip Scale Packaging,倒裝晶片級封裝基板）、FCBOC（Flip Chip Board on Chip for DRAM，動態隨機存取存儲器用晶片封裝基板）及 WB PBGA（Wire Bond PBGA，鍵合塑料球柵陣列封裝）WB CSP(Wire Bond Chip Scale Packaging 鍵合晶片級封裝基板)，RF & Digital Module（頻射及數字模塊封裝基板）為封裝基板市場的六類主要產品.
從供給來看，2019 年全球主要有 5 個地區生產封裝基板，分別是日本、中國、亞洲（除去日本和中國，主要是臺灣、韓國和其他地區）、美國和歐洲。
Prismark 按照 WB PBGA/CSP、FC BGA/PGA/LGA、FC CSP/BOC 和 RF AND Digital Module 四類統計，預計 2019 年共計實現產值 81.39 億美元，同比增速為 7.74，四類產品產值分別為 20.07、33.52、17.24 和 10.55 億美元，佔比分別為 24.66、41.18 、21.19 和 12.96.
2. WB PBGA/CSP
WB（wire-bonding，引線鍵合封裝技術），用金屬絲將晶片的 I/O 端（內側引線端子）與相對應的封裝引腳或者基板上布線焊區（外側引線端子）互連，實現固相焊接的過程。
PBGA (Plastic ball grid array package) 塑料球柵陣列。主要用於滿足 200-800I/O 引腳數需求。目前正持續被高端倒裝晶片及低端低成本 CSP 封裝搶佔市場。
20 世紀 90 年代末，PBGA 封裝之後不久出現了線鍵 CSP 封裝，精細間距 BGA（FBGA）和 CSP 是完全相同的，但在未來它將被簡單地稱為 CSP。CSP 是一種更有效的線狀鍵合 PBGA 封裝，具有更緊密的球間距（0.8mm 及以下），因此被稱為細間距 BGA 或 FBGA。我們也可以進一步將 CSP 定義為：封裝尺寸小於 20 毫米的所有基板。CSP 最初是運用於較少引腳數的設備，但現在已經擴展到容納 700 個 I/O 及以上的設備。
WB CSP 用金線將半導體晶片與封裝基板連接，半導體晶片的大小大於基板面積 80%的產品通常被稱為「WBCSP」（引線鍵合晶片尺寸封裝）。
隨著半導體市場的發展，對 WBCSP 的總需求繼續增長。但因為高速增長的FCCSP，WBCSP 市場份額逐漸減少。但對於許多 I/O 為 20–500 的設備來說，它仍是一種經濟高效的方法。CSP 的需求最初主要由大容量行動電話市場驅動，但如今，大多數其他可攜式和非可攜式應用程式都在使用 CSP 封裝，以實現更小的尺寸和更好的電氣性能。
2019 年全球WB PBGA/CSP 封裝基板產值預計為 20.07 美元，佔全球封裝基板總產值 24.66。Prismark 預計 2024 年全球 FC BGA/PGA/LGA 封裝基板產值將達 21.98 美元，年複合增長率為 1.83。
目前 PBGA 基板及 CSP 基板的主要生產供應商有 JCI (日本)、Ibiden (日本)、Samsung (韓國)、LG (韓國)及 PPT 等公司。在 TBGA 基板方面，目前日本廠商仍然佔據主導地位。日本的主要供應商包括: Shinko、Hitachi Cable 、Mitsui 及 Sumitomo 等公司。
3. FC BGA/PGA/LGA
FC BGA/PGA/LGA，全稱 Flip Chip Ball/Pin/Land Grid Array,倒裝晶片球/針/平面柵格陣列封裝基板。隨著晶片集成度不斷提高，其對集成電路封裝要求更加嚴格。I/O 引腳數的急劇增加，使得 FC BGA/PGA/LGA 廣泛用於具有高複雜性的 MPU（微處理器和內存保護單元）、CPU（中央處理器） 和邏輯器件的封裝。BGA、PGA、LGA 三種封裝所用封裝基板相似，但它們與主板的交互方式不同。所有這些封裝都使用倒裝晶片互連，而不是導線連接。
2019 年全球 FC BGA/PGA/LGA 封裝基板產值預計為 33.52 億美元，佔全球封裝基板總產值 41.18。Prismark 預計 2024 年全球 FC BGA/PGA/LGA 封裝基板產值將達 51.86 億美元，年複合增長率為 9.12。
4. FC CSP/BOC
1) FCCSP
半導體晶片不是通過引線鍵合方式與基板連接，而是在倒裝的狀態下通過 凸點與基板互連，因此而被稱為「FCCSP」(Flip Chip Chip Scale Package)。
倒裝晶片 CSP (FCCSP)包提供了一個較低的輪廓，更好的電氣性能，並略高於傳統的電線結合 CSP 包 I/O。FCCSP 與 FCBGA 的區別僅在於封裝尺寸(<20mm)、填料節距(典型的 CSP 為<0.8mm 球節距)，通常為 60-1.300 1/0。
由於FC CSP 封裝的高性能（將半導體晶片到 PCB 間的距離降至最低，信號損失很少，可確保高性能）和高 I/O （得益於精細 bump pitch，形成大量 I/O 應用），主要用於手機應用處理器、基帶等產品封裝中。
2) FCBOC
BOC（Board on Chip for DRAM）主要包括 WBBOC 和FCBOC 兩種。2018 年 以前，大多數DRAM 設備都採用WBBOC 封裝，尤其是在2017 年，三星（Samsung） 推出了超過 35 億個WBBOC 封裝。
FC BOC 是指使用倒裝技術的 DRAM 封裝，三星從 2015 年前就開始將這項技術用於圖形 DDR（內存）或 GDDR（顯存），現在正將其用於 PC 應用程式中的主流 DDR，2019 年及以後FCBOC 將逐漸完全取代WBBOC 封裝。
BOC 的主要用戶是存儲器公司-三星、SK Hynix 和 Micron，主要的基板供應商包括 Simmtech、Eastern、ASE Material、Unimicron 等。
2019 年全球 FC CSP/BOC 封裝基板產值預計為 17.25 億美元，佔全球封裝基板總產值 21.19。Prismark 預計 2024 年全球 FC CSP/BOC 封裝基板產值將達 20.60 億美元，年複合增長率為 3.61。
5. RF AND Digital Module 頻射及數字模塊
1) Digital Module
數字模塊將多個模具和其他組件被焊接或嵌入主板，從而可以包括任意數量的模塊應用。迄今為止最常見的包括 MEMS 傳感器、MEMS 麥克風和攝像頭模塊。
用於數字模塊的基板與用於 BGA 和 CSP 封裝的基板相似。他們通常使用簡單的兩到四層基板，但現在加入了更先進的薄核組裝基板設計。特別是對於許多 MEMS 麥克風來說，一個獨特的區別是在基板中使用了嵌入式電容器和電阻箔。
主要數字模組基板供應商包括金星、Unimicron、南亞 PCB、深南、森科、LG Innotek 等。
2) RF Module
射頻模塊包括一系列解決方案，通常包括一個或多個有源功率器件和無源元件。RF 模塊常見於功率放大器（PA）和功率放大器雙工器（PAD）模塊， 還用於 WLAN/藍牙和/或 GPS 的連接模塊，通常使用有機封裝基板。射頻模塊的尺寸通常為 3 毫米到 10 毫米，通常可以包含一到四個有源 CMOS 或砷化鎵晶片，以及多達四十個分立無源元件。
2019 年全球RF AND Digital Module 封裝基板產值預計為 10.55 美元，佔全球封裝基板總產值 12.96%。Prismark 預計 2024 年 RF AND Digital Module 封裝基板產值將達 17.10 美元，年複合增長率為 10.41%。
四、封裝基板應用的關鍵市場和技術驅動因素
4.1. 用於高性能計算的大面積 FCBGA 封裝需求驅動封裝基板需求成長
4.1.1. 高性能計算包括傳統的基於 cpu 的計算機，從高端桌面和筆記本電腦到領先的伺服器、計算和網絡應用程式三大類。
後者越來越多地使用 GPU 和高級內存總線來實現超級計算和 Al 應用程式所需的高性能。長期以來，高端 CPU 和 GPU 一直被封裝在 FCBGA、FCLGA 或FCPGA 中，它們可以通過插槽直接安裝到主機的主 PCB 上，也可以使用中間的子卡。
在筆記本電腦中系統級的尺寸和厚度要求 CPU 直接安裝在主機的主板上。然而，在桌面伺服器和許多其他高性能計算應用程式，CPU 通常以 BGA 或LGA 包的形式提供，並通過插座或類似的連接器安裝到主板上。
Intel 的高端伺服器 CPU，包括聯想伺服器使用的 Xeon CPU，都採用了公司的 PoINT(Patch on INTerposer)技術。在英特爾的命名法中，CPU 晶片被翻轉到一個「補丁」上，這實際上是一個具有高路由密度的 BGA 基板， 以適應前沿的 CPU 晶片。然後將此補丁安裝到插入器上。Intel 將補丁稱為 HDI(高密度互連)，將插入器稱為 LDI(低密度互連)。在 Prismark 的術語中，兩者都是內置的封裝基板，而插入器的路由密度略低。
4.1.2. Al 和機器學習帶來了對海量數據的處理需求
英特爾的 Xeon 是一款傳統的、但處於領先地位的 CPU，它是專注應用於 Al 和機器學習一種新的高端處理，而這些應用使用 GPU。所有的應用程式都依賴於模式識別來創建一個算法來解釋大量的數據，而 GPU 比 CPU 更適合這種類型的數據處理。
自動駕駛汽車可能是這些新型人工智慧應用中最具辨識度的一個。但機器學習也被用於語音識別、遊戲、工業效率優化和戰爭。Nvidia 是這些 Al 應用的 GPU 的主要供應商，該公司的 Nvidia 的自動駕駛汽車驅動平臺是系統和組件封裝實踐的一個很好的例子最初用於特斯拉自動駕駛儀的驅動平臺，本質上是一個小型(31x16cm 的盒子)超級計算機，它可以解讀汽車傳感器的數據，創建出汽車周圍環境的虛擬 3D 地圖。並決定適當的行動。值得注意的是，大量數據定期上傳到汽車製造商的數據中心，在那裡， 基於數百萬英裡的駕駛經驗，自動駕駛算法不斷改進。
這些例子的 CPU 和 GPU 是大型尺寸的 FCBGA 封裝驅動的需求複雜的封裝基板的主要例子。
4.2. SiP/模塊封裝需求旺盛驅動封裝基板需求成長
有機封裝基板的第二個重要增長驅動力是 SiP/modules。
SiP(System-in-Package)將主動和被動元器件組合在一個包含特定功能的封裝體/模塊中。最突出的 SiP 是用於蜂窩和其他射頻系統的射頻模塊， 如功率放大器模塊。前端模塊和 WiFi 模塊。其他例子包括傳感器模塊，如MEMS 加速度計算或攝像機模塊，以及電源模塊，比如 DC/DC 轉換器。大多數這樣的模塊使用剛性 PCB 基板，雖然有些使用柔性，陶瓷，或引線框載體。與上面討論的高性能計算設備相比，IO 數量很低(大多數遠低於 100)，並且封裝的球/墊的間距非常寬鬆(最多為 1 毫米)。另一方面，特別是射頻模塊往往有一個很多且越來越多的器件和元件，必須在模塊內互連。這增加了模塊基板的路由密度，增加了它的層數和設計幾何形狀。
4.2.1. 新的射頻模塊應用是 5G mmWave 天線模塊
用於 5G 智慧型手機和類似的 5G 接入設備。這種應用的高頻率要求射頻收發器和天線之間的近距離。因此，mmlWave 天線模塊被設計成將收發器和支撐組件安裝在一側，貼片天線安裝在另一側。結果是一個複雜的 5-2-5 基板。每個 5G 中使用三或四個這樣的天線模塊毫米波智慧型手機。
4.2.2. 非射頻 SiP 模塊應用
蘋果提供了有趣的推動力。從蘋果手錶，幾乎所有的組件都裝在一個大的SiP。另一個 interestinoSiP 的例子是用在蘋果的新 AirPods 專業無線耳機。之前的 AirPods 主要使用的是安裝在伸縮電路上的分立元件(還有一些更小的 SiP)。新的 AirPods Pro 將幾乎所有的組件整合到一個 5x10 毫米的 SiP 中。這個 SiP 非常複雜。實際上，它本身由四個 SiP 和一個跨接PCB 組成，所有這些都組合成一個小的組件。
主 SiP 結合了幾個 WLCSP 到一個 3-2-3 基板的頂部然後集成封裝。該基板的底部支持一個額外的三個 SiP(一個藍牙 SiP 和兩個 MEMS 加速計 SiP)加上一個跨接 PCB 用於連接到 AirPods Pro flex 電路。藍牙 SiP 本身是相當複雜的，包括藍牙晶片和內存晶片，加上一個時鐘和被動式，安裝在一個 6L 任意層基板的兩側並覆蓋成型。每年要交付數十億個 SiP/模塊，比大型 BGA 包高出一個數量級。
4.3. 先進封裝基板市場的發展驅動封裝基板需求成長
封裝基板的需求已經被持續使用的晶圓級 CSP 削弱。WLCSP 發展迅速，因為他們提供了小尺寸，可以非常薄(<0.4 毫米)和提供良好的球間距(0.35 毫米)，且不使用任何基材或載體。但 WLCS 廣泛應用於智慧型手機和其他可攜式產品中。然而封裝基板的主要增長動力是大面積 FCBGA 封裝和 SiP。
在可實現的布線密度方面，矽的技術路線圖超過了 PCB。封裝基板是用來提供高密度的接口之間的矽模具和更大，低密度 PCB 主板。但是用於高性能計算處於領先地位的 CPU 和 GPU，即使是高密度的封裝基板也不足以實現一級互連。
以 5μm 線和空間為例，重點是半導體工藝技術作為替代。在典型的排列中。採用半導體製造技術的中間插層，將有源模的高密度布線要求與有機封裝基板的低密度能力進行轉換。值得注意的是，這種封裝方法仍然需要有機封裝基質,它的大小和層數都在增加其中一些產品已經開始批量發貨。
4.3.1. 英特爾 EMIB 嵌入式矽插入器
英特爾的酷 i7 8705G 筆記本處理器實際上結合了英特爾的 CPU，一個 AMD 的 GPU 和 HBM 內存在一個單一的 FCBGA 封裝體。為了獲得最高的性能，GPU 和內存採用倒裝晶片，直接安裝在附近，並與矽橋晶片互連，在兩個晶片之間提供高完整性的信號和電源線。英特爾 CPU 被單獨直接放置在 BGA 基板上。
4.3.2. 帶有 TSV 的矽插入器
AMD 提供一系列用於高性能計算應用的 CPU 和 GPU，包括工作站和 Al 處理器。為了解決高速內存訪問的需求，內存最好集成在處理器封裝體中。在許多情況下，這是通過在相同的高密度封裝基板上，將內存晶片翻轉到CPU/GPU 晶片旁邊來實現的。但在前沿應用中，存儲晶片是堆疊在一起的， 隨後安裝在一個矽插接器上，該插接器也攜帶處理器晶片。
……
（報告來源：川財證券）
如需報告原文檔請登錄【未來智庫】。