日前的2020年度架構日上，Intel首次公開介紹了下一代低功耗移動酷睿平臺Tiger Lake的詳細架構設計，以及所用的10nm SuperFin新工藝，可以理解為10nm++版本。
HotChips 2020半導體大會上，Intel又一次公開講解了Tiger Lake的架構設計，並第一次亮出了Tiger Lake的晶圓：
唯一可惜的，這次是線上會議，晶圓也只能通過視頻欣賞一下，看不到近處細節，不能數一數一塊晶圓能產出多少晶片，自然無法估算大致面積。
Tiger Lake架構、10nm SuperFin工藝的具體特點就不重複了，只看一張Tiger Lake架構的整體圖：
其中，標註藍色的部分是全新增加的，黃色是在Ice Lake基礎上升級的，灰色部分則是和Ice Lake完全一致，而這部分是最少的，而且都是一些無關緊要的模塊，進一步驗證了Tiger Lake架構的變革之大。
新增部分：1.25MB每核心二級緩存、12MB三級緩存、Xe GPU核顯、多媒體引擎、顯示引擎、32GB LPDDR5-5400內存支持(後期升級)、IPU6圖像處理單元、PCIe 4.0(移動平臺第一次)、USB4、Thunderbolt 4。
升級部分：32GB LPDDR4X-4267內存、一致性緩存結構、顯示輸入輸出、USB Type-C輸出、高斯網絡加速器GAN 2.0、電源管理、FIVR(全集成電壓穩壓器)、調試與時鐘模塊。
不變部分：64GB DDR4-3200內存、SGX、OPIO。
Intel中國官微也發布了中文版的Tiger Lake解析圖，將它的重要升級分為了8大方向，具體如下：
·全新的Willow Cove CPU核心，基於10nm SuperFin工藝，之前Intel官方可是宣稱它可以媲美友商7nm工藝的。
·新的Xe圖形架構，擁有高達96個EU單元，每瓦性能顯著提高。
·電源管理，一致性結構中的自主動態電壓頻率調整DVFS提高了FIVR全集成電壓穩壓器的效率。
·結構及內存，一致性結構帶寬增加2倍，內存帶寬提升到86GB/s。
·高斯網絡加速器GNA 2.0專用IP，用於低功耗神經推理計算，減輕CPU處理器。
·IO，CPU上集成PCIe 4.0、TB4及SB 4，用於低延遲、高帶寬設備對內存的訪問。
·顯示：高達64GB/s的同步傳輸帶寬，支持多個高解析度顯示器
·IPU6：多達6個傳感器，具有4K30幀視頻、27MP像素圖像、最高4K90幀和42MP像素架構功能。
同樣是在日前的2020年度架構日活動上，Intel公布了Xe GPU詳細的架構設計，而在今早的HotChips 2020半導體晶片大會上，Intel又進一步做了公開講解。
同時，Raja Koduri還公開展示了四晶片封裝的Xe HP高性能版本，並首次亮出了它的背面封裝設計，可以看到密密麻麻的電容等元器件，可以分為多達16個區域，每四個對應一顆晶片。
Xe HP高性能版本提供1 Tile、2 Tile、4 Tile三種規格，分別在內部封裝一個、兩個、四個晶片，外觀呈正方形、長方形、正方形。
在此之前，Raja曾經展示過它們的正面設計，以及2 Tile版本的背面設計。
目前還不清楚Xe HP內部多晶片是如何封裝連接的，估計會採用EMIB或者Co-EMIB，同時內部集成最新的HBM2e高帶寬顯存。
按照Intel給出的數據，1/2/4 Tile不同規格的Xe HP可以實現完美的性能提升，比如說FP32峰值浮點性能，2 Tile、4 Tile成績正好是1 Tile的兩倍、四倍。
Intel Xe顯卡分為四大版本，都基於同樣的底層架構，但針對不同的應用場景做分別優化：
Xe LP：低功耗優化，Intel 10nm SuperFin工藝製造，單區塊設計，可以集成在處理器內，比如說即將發布的Tiger Lake，也可以做成獨立顯卡，比如說針對移動內容創作的DG1、面向流傳輸的SG1，已經投產。
Xe HPG：近期新增的版本，獨顯遊戲優化，外包製造，支持光線追蹤、GDDR6顯存，目前正在實驗室中，具體產品未公布。
Xe HP：機器學習和媒體優化，Intel 10nm SuperFin增強版工藝製造，支持1/2/4 Tile，支持HBM2e顯存，目前正在實驗室中，具體產品未公布。
Xe HPC：高性能計算和機器學習優化，不同版本採用不同工藝，包括Intel 10nm SuperFin及增強版、下一代工藝(7nm)、外包共四種。1/2 Tile封裝，HBM2e顯存，Xe Link互連總線，Co-EMIB封裝，已公布產品Ponte Vecchio，支持六顆晶片並行，目前正在設計中。
再看伺服器端，首先從工藝說起。
10nm可以說是Intel製程工藝歷史上最艱難的一段路程，最初規劃的Cannon Lake無奈流產，已經發布的Ice Lake其實是第二代10nm+工藝了，但也僅限低功耗輕薄本平臺，即便是加入SuperFin全新電晶體技術的第三代10nm++ Tiger Lake依然停留在低功耗領域。
桌面上的Intel 10nm至少要到明年底，而在伺服器端，Ice Lake-SP將在今年下半年發布，和已推出的Cooper Lake同屬於第三代可擴展至強。
HotChips 2020大會上，Intel首次公布了Ice Lake-SP的諸多架構細節。
Ice Lake-SP採用了和移動端Ice Lake-U/Y系列相同的第二代10nm+工藝，同樣集成全新的Sunny Cove CPU架構，支持雙路和單路，並針對數據中心負載應用做了彈性、平衡性優化，以提升吞吐能力和單核性能。
Ice Lake-SP採用升級的Mesh網格狀架構設計，已公布的架構圖上最多28個核心(56個線程)，和前兩代產品一致，但是推測肯定還會有更多核心的版本，不然在AMD 64核心的霄龍之前根本扛不住。
另一方面，頻率可以說是Intel 10nm工藝的致命傷，Ice Lake-U系列最高才能加速到4.1GHz，Ice Lake-SP能跑多高暫未披露，但肯定也不會太樂觀，官方只是說IPC性能相比於第二代的Cascade Lake提升了大約13％。
同時，Ice Lake-SP支持的內存通道數從6個增至8個，繼續支持DDR4內存、傲騰持久內存，輸入輸出則加入了原生PCIe 4.0，只是未透露具體多少通道。
指令集方面，Ice Lake-SP加入了第二個FMA-512單元，並新增支持AVX-512 VPMADD52、Vector-AES、Vector Carry-less Multiply、GFNI、SHA-NI、Vector POPCNT、Bit Shuffle、Vector BMI。
Intel聲稱，不同的新指令集可以帶來少則1.5倍、多則8倍的性能提升。
對更多技術細節感興趣的看幻燈片吧……