時鐘源-CLKS的輻射分析&PCB設計技巧!

2020-11-21 OFweek維科網

電子產品：我們對高頻的時鐘源分析：晶體／CLKS／CPU／MCU的數據驅動及數據通訊信號對輻射的問題我在前面的文章中有進行分析；《電子產品＆設備：EMI的分析與設計技巧》參考時鐘源－CLKS的設計法則解決EMI－輻射問題；

我將時鐘源－CLKS的分析數據提供參考；

注意：CLKS頻率的諧波分量是特徵頻率的倍數關係；信息數據不同接口的CLKS工作頻率差異比較大，其高次諧波的輻射能量與工作載體有關！

A．對於連續等距噪聲頻譜；假如差為14MHz，此表示出有一個14MHz的Clock信號所造成，或者是經過除頻後有14MHz的信號產生！如下圖：

B．對於非連續CLKS的噪聲頻譜是我們分析的重點：

參考如下測試EMI－輻射測試Data

上圖的測試Data 裕量不足及超標的點分別為 296MHZ，892MHZ；我們再研究其測試的曲線超標的頻點！基本可知此超標的點為CLKS－時鐘源引起！

在進行數據分析前；我們注意先要了解產品或設備的應用範圍及產品實施功能的基本單元電路；再進行分析產品的測試場景＆外接的產品功能及接口！！

通過我分析匯總下面的／對信息類產品有：LVDS，HDMI，VBV，DDR（SDRAM）數據通訊CLKS的Data我們就能得到答案！！！

舉例分析－我們對信息類產品及設備（比如：TV產品）

1．TV類顯示屏通用的差分頻率為120MHZ－165MHZ；典型值＝148．5MHZ（驅動屏規格要求）；LVDS的通用通訊CLKS＝148．5／2＝74．25MHZ；因此對於通用的LVDS差分信號線其特徵頻率＝74．25MHZ左右；

2．VBV為TV的全數位訊號（比如60HZ／4K解析度）其特徵頻率＝594MHZ；

3．HDMI為信息設備的數位訊號接口（比如60HZ／4K解析度）其特徵頻率＝594MHZ

4．HDMI如果其信號源（108Oi／1080P／720P／480i）其特徵頻率可能為：74MHZ左右

5．SDRAM／DDR等數據通訊CLKS多為系統外部晶振的倍頻關係；其特徵頻譜曲線相對簡單；比較容易推斷！

我們先了解上面的EMI測試曲線圖是TV產品通過其通用的產品接口：USB，HDMI接口連接外部設備或者產品內部的LVDS連接線產生的EMI輻射超標；通過簡單的方法（逐個插拔驗證產品的接口連接線）就可以進行初步的分析判斷；

產品通過驗證圖示的EMI超標為HDMI連接設備超標；

HDMI由於其信號源的差異其CLKS的特徵頻率會有差異；假如其特徵頻率＝74MHZ

則 296MHZ／74MHZ＝4  即為 4次 諧波分量

則 892MHZ／74MHZ＝12即為 12次 諧波分量

…可以推薦運用上面的參數進行假定 如果對產品及系統了解也可以直接知道其特徵頻率情況！

通過上面的CLKS的特徵頻率參數的分析：

對於其CLKS特徵頻率較高時；對高頻時鐘源的展頻技術是比較好的方法！

對於簡單的時鐘源晶體頻率較低時；其通過布局布線及RC調整信號幅度就OK！

C．對於有些EMI－輻射的問題我們優化PCB會帶來系統成本上的優化！我們60％的EMC的問題都和PCB設計息息相關！

對於上述描述的時鐘系統一般為高速PCB信號走線的應用範疇！（CLKS需要高的工作頻率）需要關注點如下：

1：高速信號（CLKS）信號走線屏蔽設計技巧

在高速的差分信號（PCB）設計中：通訊，高速數字接口；時鐘源CLKS等關鍵的高速信號線，走線設計進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的洩漏！技巧：建議屏蔽線，每1000mil，打過孔接地。

2：高速信號的走線閉環＆開環Issue

TV及信息數據類的PCB板的密度一般比較高，很多PCB 設計師在布線的過程中，很容易出現一種失誤：即時鐘信號等高速信號網絡，在多層的PCB走線的時候產生了閉環的結果，這樣的閉環結果將產生環形天線，增加EMI的輻射強度。

技巧：高速信號線鏡像回流法則！

高速信號的走線開環問題

上面分析2：中提到高速信號的閉環會造成EMI輻射，然而開環同樣會造成EMI輻射！

時鐘信號等高速信號網絡，在多層的PCB走線的時候一旦產生了開環的結果，將產生線形天線，增加EMI的輻射強度。

技巧：高速信號線鏡像回流法則！

3：高速信號的特性阻抗連續性原則

高速信號，在層與層之間切換的時候必須保證特性阻抗的連續，否則會增加EMI的輻射！技巧：同層的布線的寬度必須連續，不同層的走線阻抗必須連續。

4：高速信號線設計的布線方向原則

相鄰兩層間的走線必須遵循垂直走線的原則，否則會造成布線間的串擾，增加EMI輻射。技巧：相鄰的布線層遵循橫平豎垂的布線方向，垂直的布線可以抑制線間的串擾。

5：關鍵IC（DDR／SDRAM）＆主控IC（CPU／ARM）設計中的電源與地線的拓撲結構

在高速信號PCB設計中，線路板特性阻抗的控制和多負載情況下的拓撲結構的設計，直接決定著產品的成功與否。

技巧：菊花鏈式拓撲結構，一般用於幾MHZ的情況下為好；高速PCB設計中建議使用後端的星形對稱結構。

6：走線長度的諧振問題

檢查信號線的長度和信號的頻率是否構成諧振，即當布線長度為信號波長1／4的整數倍時，此布線將產生諧振，而諧振就會輻射電磁波，產生幹擾。

所有的高速信號必須有良好的回流路徑。技巧：儘可能地保證時鐘CLKS等高速信號的回流路徑最小。否則會極大的增加輻射，並且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。

7：關鍵IC或主控IC器件的退耦電容設計應用細節

退耦電容的擺放的位置非常的重要。擺放不合理根本起不到退耦的效果。

技巧：靠近電源的管腳，並且電容的電源走線和地線所包圍的面積最小。

CLKS問題總結與設計技巧：

PCB的設計優先進行實施；最大限度從PCB上減小EMI和增加系統的可靠性！

由時鐘源－CLKS引起的EMI－輻射的問題；

推薦設計技巧：

小系統RC 濾波（減緩信號的邊沿轉換率）；大系統展頻技術！

如果方案實施部分受限時：上面的測試Data實驗例，可以通過對HDMI線纜的屏蔽（360度搭接地）解決超標問題！細節請參考：我的公眾號往期文章－

電子產品：為什麼說－連接線電纜的EMI問題重要！

還有大部分的高頻EMI輻射案例是可以通過上面的PCB－7條設計技巧進行優化！

更多技術設計應用及技術交流；請關注公眾號

《電子產品＆設備：EMI的分析與設計技巧》

更多應用細節＆ EMC知識參考文獻設計：

任何的EMC問題及疑難雜症；先分析再設計才是高性價比的設計！

實際應用中電子產品的EMC涉及面比較廣；我的系統理論及課程再對電子設計師遇到的實際問題進行實戰分析！先分析再設計；實現性價比最優化原則！

相關焦點

  • PCB板時鐘電路設計需要掌握的要點
    打開APP PCB板時鐘電路設計需要掌握的要點 捷多邦 發表於 2020-12-08 10:54:35 　　在PCB板的設計中，由於電路的複雜性越來越高，時鐘電路的設計就顯得尤為重要。
  • PCB布局布線的相關基本原理和設計技巧
    但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。 1 PCB布局布線的相關基本原理和設計技巧 1、[問] 高頻信號布線時要注意哪些問題？
  • EDA365:PCB設計只懂多層板選擇原則,卻不知疊層設計可不行
    PCB層疊結構設計對產品成本、產品EMC的好壞都有直接的影響。板層的增加，方便了布線，但也增加了成本。設計的時候需要考慮各方面的需求，以達到最佳的平衡。在完成元器件的預布局後，一般需要對PCB的布線瓶頸處進行重點分析。
  • pcb覆銅技巧總結,學電子技術必看
    一、pcb覆銅技巧1、如果PCB的地較多，有SGND、AGND、GND，等等，就要根據PCB板面位置的不同，分別以最主要的「地」作為基準參考來獨立覆銅，數字地和模擬地分開來敷銅自不多言，同時在覆銅之前，首先加粗相應的電源連線：5.0V、3.3V等等，這樣一來，就形成了多個不同形狀的多變形結構。
  • 工程師設計小Tips:PCB設計接地問題精要
    在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗幹擾性的要求，避免在設計完成後再去進行抗幹擾的補救措施。形成幹擾的基本要素有三個：　　(1)幹擾源，指產生幹擾的元件、設備或信號，用數學語言描述如下：du/dt，di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可能成為幹擾源。
  • 時域時鐘抖動分析(一)
    ADC 設計的最新進展極大地擴展了可用輸入範圍，這樣系統設計人員便可以去掉至少一個中間頻率級，從而降低成本和功耗。在欠採樣接收機設計中必須要特別注意採樣時鐘，因為在一些高輸入頻率下時鐘抖動會成為限制信噪比 (SNR) 的主要原因。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。
  • 硬體設計篇3:STM32MP1微處理器之時鐘篇
    RCC(Reset and Clock Control)復位與時鐘控制系統用於STM32MP1處理器系統與外設的時鐘產生與控制，在時鐘源選擇上具備很高的靈活性。
  • 基於Multisim的數字時鐘設計
    利用邏輯電路的設計方法，做了數字時鐘的實驗，得到了正確的結果。得到的結論：利用Multisim強大的功能對電子電路進行仿真測試，可以提高電路的設計和分析效率，提高電子電路實驗的教學質量。關鍵詞：Multisim；數字時鐘；實驗教學；電路仿真 加強實驗教學、提高動手能力與創新能力是高等教育的教學重點。
  • PCB設計中關於接地方面的經典處理方法
    在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗幹擾性的要求，避免在設計完成後再去進行抗幹擾的補救措施。 形成幹擾的基本要素有三個： （1）幹擾源，指產生幹擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可 能成為幹擾源。
  • 令PCB設計工程師頭疼的那些事
    一個PCB的很常見的銅皮設計，竟造成這麼高的焊接不良率……8設計如煙，一個錯誤舉動導致……摘要世事如煙，如夢如幻。如煙閉關，如煙開壇，一切隨緣。閉關不必遺憾，開壇不必驚嘆。如煙是一位奇女子，雖然好久沒有出現，但她的傳說卻一直在pcb設計界廣為流傳。回複數字獲取往期文章。
  • PCB厚銅板在設計中的作用
    聯繫我們了解更多有關領智電路先進的製造能力的信息，以滿足您獨特的產品需求和設計標準。本文由領智電路原創，如需要轉載請註明出處 http://www.fpc-pcba.com/pcbzzgy/100.html
  • PCB設計板材顏色對於性能的影響有哪些
    打開APP PCB設計板材顏色對於性能的影響有哪些 凡億電路 發表於 2020-05-09 15:18:19 　　最普遍的pcb板是綠色的綠板，也叫綠油，其阻焊油墨是歷史時間最久遠、最划算最普及化的。
  • 104條 PCB 布局布線技巧問答,助你畫板無憂!
    一般要求延遲差不超過1/4時鐘周期，單位長度的線延遲差也是固定的，延遲跟線寬、線長、銅厚、板層結構有關，但線過長會增大分布電容和分布電感，使信號質量有所下降。所以時鐘IC引腳一般都接;" 端接，但蛇形走線並非起電感的作用。相反地，電感會使信號中的上升沿中的高次諧波相移，造成信號質量惡化，所以要求蛇形線間距少是線寬的兩倍。
  • 高速PCB信號走線的九條規則
    在高速的PCB設計中，時鐘等關鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的洩漏。建議屏蔽線，每1000mil，打孔接地。規則二提到高速信號的閉環會造成EMI輻射，然而開環同樣會造成EMI輻射。時鐘信號等高速信號網絡，在多層的PCB走線的時候一旦產生了開環的結果，將產生線形天線，增加EMI的輻射強度。
  • PCB印製工藝中化學鍍鎳/浸金的發展背景及工藝分析,帶你了解!
    印刷電路板（pcb），無論是單面的、雙面的還是多層的，都是主要用來連接電子元件的互連電路。它們是相互連接的，通過自己提供的線路和焊接部件焊接各種部件，如電阻、電容和半導體集成晶片。此後，集成電路模塊成為具有一定功能的電子元件。因此，PCB必須有連接盤、導通孔或焊墊。
  • 怕PCB設計出錯?這些要點趕緊記下來
    、工藝設計說明文件)　　2.確認PCB模板是最新的　　3.　　25, 時鐘器件布局是否合理　　26, 高速信號器件布局是否合理　　27, 端接器件是否已合理放置(源端匹配串阻應放在信號的驅動端;中間匹配的串阻放在中間位置;終端匹配串阻應放在信號的接收端)　　28, IC器件的去耦電容數量及位置是否合理　　29, 信號線以不同電平的平面作為參考平面，當跨越平面分割區域時，參考平面間的連接電容是否靠近信號的走線區域
  • 在pcb廠的你需要了解的新老qc七大手法
    pcb廠需要保障pcb質量，就必須要了解新老qc七大手法。管新七大手法，也叫品管新七大工具，其作用主要是用較便捷的手法來解決一些管理上的問題，與原來的「舊」品管七大手法相比，它主要應用在中高層管理上，而舊七手法主要應用在具體的實際工作中。
  • 這九條高速PCB信號走線規則:你未必懂?
    規則一 高速信號走線屏蔽規則　　在高速的PCB設計中，時鐘等關鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的洩漏。建議屏蔽線，每1000mil，打孔接地。時鐘信號等高速信號網絡，在多層的PCB走線的時候一旦產生了開環的結果，將產生線形天線，增加EMI的輻射強度。
  • 北京天良數字網絡時鐘系統
    1、系統概述：天良全數字子母鍾系統主要為醫院提供準確、標準的時間，系統採用GPS與北鬥衛星導航定位系統中的時標信號作為標準時間源對母鐘的時鐘信號源進行校準，向醫療場所的時鐘及區域網內的計算機提供準確的時鐘信號