Design Compiler(以下簡稱DC)是Synopsys公司用於做電路綜合的核心工具,可以將HDL描述的電路轉換為基於工藝庫的門級網表。
1.Design Compiler 的軟體獲取
同 ICC Compiler 一樣在, 大家可根據以下連結下載我們正在使用的虛擬機進行下載使用。此虛擬機中包含DC、ICC等EDA工具,下載後只需自行安裝VMware虛擬機打開下載的虛擬機即可使用。好在Design Compiler不需要額外的配置直接使用即可,是不是瞬間開心了不少。
EDA工具:https://pan.baidu.com/s/1MCy1GnW5pc07-IpVDJcJ_Q
提取碼:2552
2.lab資源獲取
把lab壓縮包解壓到虛擬機中,按照lab文檔中的步驟進行操作學習。
Lab資源:https://pan.baidu.com/s/1ST0tjZA5EY8JvHWYR6Kb1g
提取碼:z7cl
3.探坑經驗
在上面的lab資源連結中我放入了兩個lab文件壓縮包。一個2012版,一個2016版,推薦大家使用2016版,會省一些事。
其差別在於2012版的lab1中沒有.synopsys_dc.setup文件需要自己配置,而2016版的有.synopsys_dc.setup文件直接按照lab一步一步完成即可。
配置.synopsys_dc.setup文件不正確會導致不能通過tcl文件定義自動設置link_library、target_library、symbol_library這些庫文件
若有大佬或懷有填坑精神的大哥想要嘗試2012版,我只能送你如下連結來支持你的探索。
https://blog.csdn.net/ciscomonkey/article/details/108908386