一種高性能Pierce時鐘晶體振蕩器電路設計

2021-02-08 電子產品世界

　　摘要 設計了一種用於時鐘晶片的Pierce晶體振蕩器，通過對傳統結構的改進，增加了振幅控制結構和輸出頻率校準電路，提高了輸出頻率、振幅的穩定性和輸出頻率的精度，降低了功耗。同時對電路的工作原理進行了理論分析，電路採用CSMC 0.5μm-5 V CMOS工藝實現，通過仿真結果驗證，顯示該設計達到了技術指標要求。

本文引用地址：http://www.eepw.com.cn/article/249839.htm

　　晶體振蕩器具有穩定的諧振特性和較高的品質因數Q，因此其諧振特性既精確又穩定，被廣泛應用於彩電、計算機、遙控器等各類振蕩電路中，以及通信系統中用於頻率發生器、為數據處理設備產生時鐘信號和為特定系統提供基準信號。目前所用的時鐘晶片大都採用32.768 kHz晶振，為系統提供穩定的32.768 kHz初始振蕩頻率。但晶體振蕩屬於機械諧振，其需要合理的設計諧振電路與晶體配合。Pierce晶體振蕩器其結構簡單，便於集成，故得到了廣泛應用。小型化、低功耗、高精度始終是此類晶片的發展研究方向。但傳統的Pierce電路結構存在輸出振幅受電源電壓變化影響、功耗偏大、且輸出頻率受寄生效應影響等缺點。針對上述不足，本文設計了改進方案：(1)增加振幅控制電路，降低振蕩輸出波形的幅度，提高振幅的穩定性，同時降低電路的功耗。(2)增加頻率校正電路，可使晶片的輸出頻率得到精確校準，消除晶振固有參數變化和晶片封裝管腳的寄生電容對輸出頻率的影響，在具有溫度檢測功能的系統中還可實現輸出頻率的溫度補償，最終實現振蕩電路的低功耗與高精度的頻率輸出。且採用該設計還可獲得高性能的時鐘日曆晶片。

　　1 晶振與Pierce晶體振蕩器

　　晶片振蕩是基於其壓電效應，其等效電路圖如圖1中所示。石英晶體的等效電路由靜態電容CO，串聯等效電感LS、串聯等效電容CS、串聯損耗電阻RS組成。從石英晶體的等效電路可知，其有兩個諧振頻率，一個串聯諧振頻率fS，一個並聯諧振頻率fP，只有在頻率fS真和fP之間石英晶體成感性，為晶體的振蕩帶。本文仿真選取32.768kHz石英晶體等效模型參數為：CO=1.3pF，LS=8kH，CS=2.95 fF，RS=30kΩ，可計算得到

　　

 

　　該模型的振蕩帶寬為fP-fS=37.1 Hz，精度滿足仿真要求。

　　

 

　　圖1中Pierce電路是該電路的典型結構。電路以反相放大器作為增益元件，在反相器的輸入與輸出之間跨接一個負反饋電阻RF，該電阻一方面給反相器提供直流偏置，穩定反向放大器的靜態工作點;另一方面，起振之後構成負反饋，減小反相放大器的增益，穩定振幅。其電阻阻值必須足夠大從而增加頻率的穩定性和降低振蕩電路的功耗。圖中RF約為100 MΩ，為減小晶片的面積，設計採用MOS管實現。C1與C2構成品振的負載電容，Q為石英晶體。

　　2 改進後的Pierce振蕩器

　　傳統的Pierce振蕩器結構簡單，輸出波形振幅大，導致振蕩電路功耗較大，輸出頻率也受石英晶體的出廠頻率以及晶片PAD電容和PCB上布線寄生電容等的影響，晶片工作時實際輸出頻率與理想頻率(32.768 kHz)之間存在一定的頻率偏差，因此在對功耗和頻率精度要求嚴格的時鐘晶片設計應用中受到限制。針對以上不足，本文對傳統的Pierce結構進行了改進：(1)增加振幅控制電路;(2)增加頻率校準電路。改進後的電路結構由頻率校準模塊、反相放大模塊、振幅控制模塊、啟動電路模塊4部分組成，其設計電路如圖2所示。

　　

 

　　2.1 頻率校準的原理與電路設計

　　晶體振蕩電路的實際輸出頻率與晶體的固有串聯諧振頻率之間存在一定的頻率牽引量，為

　　

 

　　，其中，ω是實際輸出頻率;ωs是晶振的固有串聯諧振頻率。

　　頻率牽引量與負載電容關係如式(3)所示

　　

 

　　式(3)中，C0是晶振的靜態電容;Cs是晶振的固有串聯諧振電容;C1、C2是晶振兩端的電容，其串聯值稱為晶振的負載電容。當出廠頻率與理想頻率之間存在一定偏離時，可通過校正晶振的負載電容，得到精確的輸出頻率。

　　頻率校準實現電路如圖2中頻率校準部分。T7～T0為內部8位校正寄存器的存儲值，通過I2C接口寫入。當輸入信號T6～T0是高電平時，控制相應的NMOS管導通，使晶振負載電容增大。而當T7是高電平時，NMOS15、NMOS19截止，使負載電容減小，所以B7為負載電容調整的符號位。當晶片通電時，上電復位信號使校正寄存器復位，T7～T0輸出均為0，因此晶振兩端的電容初始值為CX+27C，其變化範圍分別為[CX，CX+(28-1)C]。

　　2.2 振幅控制原理與電路設計

　　若振蕩器的輸出振幅較大，不僅顯著增大了振蕩電路的功耗，還會降低晶振的壽命。振幅控制電路的設計原理是：電路檢測振蕩輸出的振幅，反饋確定反向放大器的偏置電流，振蕩輸出振幅大於設定值時，振幅控制電路降低反向放大器的偏置電流，反之，增大反向放大器的偏置電流。電路在上電時，振蕩輸出振幅為0，使反向放大器具有大的偏置電流，有利於起振。其電路如圖2中振幅控制模塊所示。M1、M2、M4、M5和R1構成與電源電壓無關的偏置電流源，M1和M2的寬長比比值為1：2，M4，M5的寬長比的比值為1：8。為降低功耗，設計使偏置電流源中的MOS管工作在亞閾值區，設流過M1管的電流為2I，可得到

　　

萬能遙控器相關文章:萬能遙控器代碼

電氣符號相關文章:電氣符號大全

晶振相關文章:晶振原理

相關焦點

  • Crystal oscillators(石英晶體振蕩器)
    晶體還需要反向器,負載電容(loading capacitor)才可組成振蕩器.石英晶體元件由石英晶體片和外殼組成一種無源壓電元件，俗稱晶體、晶振，我國早期稱晶體諧振器。當晶振以串聯諧振(FS)工作時，它在電路中看起來是電阻性的， Fs處的阻抗接近零。因此可以用此特性設計晶體濾波器。
  • 振蕩器 – 生成精確時鐘源
    本文主要介紹在各種溫度和時間下生成精確時鐘的振蕩器的不同方面。所涵蓋的主題包括：振蕩器 – 振蕩的基本標準● 石英晶體振蕩器● Q因子及其重要性● 不同類型的晶體振蕩器本文後續部分將包含設計並且提供有關以下方面的詳細說明：● 皮爾斯晶體振蕩器（XO）● 電壓控制振蕩器（VCXO）● 溫度控制振蕩器
  • 從零開始解析三極體開關電路的設計方法
    主要由電源、復位、振蕩電路以及擴展部分等部分組成。最小系統原理圖如圖所示。電源模塊對於一個完整的電子設計來講，首要問題就是為整個系統提供電源供電模塊，電源模塊的穩定可靠是系統平穩運行的前提和基礎。電源電路中接入了電源指示LED，圖中R11為LED的限流電阻。S1 為電源開關。復位電路單片機的置位和復位，都是為了把電路初始化到一個確定的狀態，一般來說，單片機復位電路作用是把一個例如狀態機初始化到空狀態，而在單片機內部，復位的時候單片機是把一些寄存器以及存儲設備裝入廠商預設的一個值。
  • 從電路的構建模塊到器件選擇,參透PLL的基本原理
    鎖相環(PLL)電路存在於各種高頻應用中，從簡單的時鐘淨化電路到用於高性能無線電通信鏈路的本振(LO)，以及矢量網絡分析儀(VNA)中的超快開關頻率合成器。今天，我們就參考上述各種應用來介紹PLL電路的一些構建模塊，以指導器件選擇和每種不同應用內部的權衡考慮，這對新手和PLL專家均有幫助。ps.
  • 運算放大器多諧振蕩器電路設計要點分析
    運算放大器是一個非常通用的裝置，其可以以各種不同的電子電路和應用中使用，從電壓放大器，向過濾器，對信號調節器。但是，基於任何通用運算放大器的一種非常簡單且極為有用的運算放大器電路就是Astable運算放大器多諧振蕩器。我們在有關順序邏輯的教程中看到，可以使用電晶體，邏輯門或專用晶片（例如NE555定時器）來構建多諧振蕩器電路。
  • 可攜式條形碼掃描系統設計
    條形碼識別電路設計 雷射掃描模塊在本次設計中負責採集條碼信息，進行快速的讀取和識別功能。是本次設計中的總輸入埠。 時鐘電路設計 單片機的時鐘電路分為採用外部時鐘信號和使用片內的震蕩電路兩種形式。前者工作時，時鐘信號需從引腳1輸入，這時引腳2處於懸空狀態，因為CPU片內時鐘信號取自作為反饋放大元件的二輸入與非門的一個輸入端；後者工作時，時鐘信號從引腳1輸入，引腳2輸出，這時晶振、電容以及片內與非門（起反饋、放大作用的元件，類似於電容三點式震蕩電路中的三極體）構成電容三點式振蕩器。
  • 【超詳細】圖解手機射頻電路設計原理及應用
    c）、發射時把邏輯電路處理過的發射信息與本振信號調製成發射中頻（後述）。d）、結合13M/26M晶體產生13M時鐘（參考時鐘電路）。e）、根據CPU送來參考信號，產生符合手機工作信道的本振信號（後述）。(2)、接收信號流程。
  • 利用EPSON的RTC實時時鐘模塊+Panasonic電池實現系統級的低功耗
    可以考慮使用RTC，因為RTC實時時鐘是一直在工作的。今天一切都聲稱是低功率（LP）。下一代應用程式可能只有輕微的功率減小就已經貼上了低功率LP標籤。對於電池供電的系統，必須考慮實際的電流消耗與電池容量的關係。可穿戴式，可攜式和許多IoT應用被迫使用最少的能量以減小功耗。利用低電壓電源是一個很好的起點，因為大多數耗散都具有歐姆特性。選擇並優化電路以實現最低功耗。
  • 控振蕩器工作原理及應用
    指輸出頻率與輸入控制電壓有對應關係的振蕩電路,常以符號(VCO)(Voltage Controlled Oscillator)。
  • 基於ADS軟體的脈衝電路設計
    傳統的窄脈衝產生電路的核心是高速器件，不同的高速器件構成不同性能的高速脈衝產生電路。對於作用距離較短的兩線制測距雷達來說，高速器件產生的窄脈衝無疑會帶來很大的功耗，這就使兩線制的實現遇到了很大的阻力。本文介紹一種基於電容微分結構的低功耗脈衝產生電路，脈衝寬度可以做到1.5ns，比以往用簡單模擬器件產生的窄脈衝在脈衝寬度上有很大程度的提高。
  • 鎖相環PLL的電路原理以及基本構成
    學過自動控制原理的人都知道，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用於閉環跟蹤電路。是無線電發射中使頻率較為穩定的一種方法，主要有VCO（壓控振蕩器）和PLL IC （鎖相環集成電路），壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復，達到鎖相的目的。
  • 電路設計寶典:淺談555電路設計
    555定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極型(TTL)工藝製作的稱為555，用互補金屬氧化物(CMOS)工藝製作的稱為7555，除單定時器外，還有對應的雙定時器556/7556。555定時器的電源電壓範圍寬，可在4.5V~16V工作，7555可在3~18V工作，輸出驅動電流約為200mA，因而其輸出可與TTL、CMOS或者模擬電路電平兼容。
  • 大師課程系列之《高性能,高速ADC電路設計》
    4、基準電路-Reference circuits:各種基準源，Bandgap基礎；如何設計一個基準電路；Various reference options, fundamental bandgap properties
  • 一種基於隨機儲存元胞自動機真隨機發生器
    一種基於隨機儲存元胞自動機真隨機發生器季磊，潘衛清，職亞楠摘要：設計一種超高速全數字真隨機數發生器，使用嵌入亞穩態環節的環路振蕩器作為隨機源
  • 八路搶答器設計 - 八路搶答器電路設計方案匯總(五款模擬電路設計原理及工作原理詳細)
    八路搶答器電路設計方案一：基於cd4511的八路搶答器電路詳細電路設計方案：基於cd4511的八路搶答器電路搶答器訊響電路由NE555接成音多諧振蕩器，其中R16=R17=10K，揚聲器通過100UF的電容器接在NE555IC的3腳與地（GND）之間。C1=0。