老虎還是病貓?論Intel的製造和代工業務

2017年9月19日，中國北京，Intel(英特爾)首次在中國舉辦了「Intel精尖製造日」。EdlEETC-電子工程專輯

這也是Intel繼6個月前在美國舉辦的同類製造日會議之後的全球第二次高等級會議。EdlEETC-電子工程專輯

在北京的會議中，Intel製造和代工部門高層在其主題演講部分不僅直慫其競爭對手，為工藝節點的定義正名，而且也首次為全球展示了其最新的10nm晶圓，並推出了面向物聯網等應用推出的22FFL低功耗工藝。EdlEETC-電子工程專輯

「老虎不發威，當我是病貓嗎？」在媒體採訪環節當被問及為何此次直指臺積電和三星時，Intel公司全球副總裁兼中國區總裁楊旭說到。EdlEETC-電子工程專輯

多年未公開談論尖端製造的Intel在這幾年中在做些什麼？此次「精尖製造日」給出了答案。EdlEETC-電子工程專輯

全球首次亮相的10nm工藝EdlEETC-電子工程專輯

Intel在這次會議上首次向全球展示了其10nm晶圓，計劃於2017年下半年投產。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

Intel 聲稱其10nm工藝採用第三代FinFET技術，使用了超微縮技術(hyper scaling)，充分運用了多圖案成形設計(multi-patterning schemes)，使得它擁有世界上最密集的電晶體和最小的金屬間距，從而實現了業內最高的電晶體密度，領先其他「10nm」整整一代。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

Intel公布的數據顯示，Intel10nm工藝的最小柵極間距從70nm縮小至54nm，且最小金屬間距從52nm縮小至36nm。這使得邏輯電晶體密度可達到每平方毫米1.008億個電晶體，是之前Intel14 nm工藝的2.7倍，大約是業界其他「10nm」工藝的2倍。同時，晶片的裸片面積縮小的幅度也超過了以往：22nm之前每代工藝的提升可帶來裸片面積約0.62倍的縮減，14nm以及10nm則帶來了0.46倍和0.43倍的縮減。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

超微縮技術是Intel實現在先進節點裸片面積縮減的利器，儘管在會議中沒有談及具體的技術細節，但被多次提及。超微縮技術為Intel 14nm和10nm工藝提供了超乎常規的電晶體密度，並延長了工藝的生命周期。儘管工藝節點間的開發時間超過兩年，但超微縮能使其完全符合摩爾定律。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

縱向來看，相比之前的14nm工藝，Intel 10nm工藝提升了25%的性能和降低45%的功耗。全新增強版的10 nm工藝，10nm++，則可將性能再提升15%或將功耗再度降低。EdlEETC-電子工程專輯

「如果我們再橫向的與業界其他競爭友商的16/14nm工藝相比，就會發現Intel 14nm工藝的電晶體密度是他們的1.3倍。業界其他競爭友商10nm工藝的電晶體密度與Intel 14nm工藝相當，卻晚於Intel 14nm工藝3年。」Intel公司執行副總裁兼製造、運營與銷售集團總裁Stacy Smith強調到。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

工藝節點的數字遊戲EdlEETC-電子工程專輯

Intel在此次會議中多次直接與臺積電和三星的技術指標進行了對比，實屬少見。EdlEETC-電子工程專輯

在2014年Intel推出14nm工藝之後不到一年的時間內，三星和臺積電都陸續推出了自己的14nm工藝和16nm工藝。2016年底，三星和臺積電又相繼推出了自己的10nm工藝，看起來這也比Intel的10nm工藝早了將近十個月。EdlEETC-電子工程專輯

然而Intel高級院士、技術與製造事業部工藝架構與集成總監馬博(Mark Bohr)卻不認同這一看法：一些公司即使電晶體密度增加很少，或者根本沒有增加，但他們仍繼續為工藝節點命新名，結果導致這些新的節點名稱根本無法體現位於摩爾定律曲線的正確位置。EdlEETC-電子工程專輯

「行業亟需一種標準化的電晶體密度指標，以便給客戶一個正確的選擇。客戶應能夠隨時比較晶片製造商不同的工藝，以及各個晶片製造商的『同代』產品。但半導體工藝以及各種設計日益複雜使標準化更具挑戰性。」Mark Bohr說。EdlEETC-電子工程專輯

他認為，無論是用柵極距(柵極寬度再加上電晶體柵極之間的間距)乘以最小金屬距(互連線寬度加上線間距)，還是用柵極距乘以邏輯單元高度進行計算，都不能真正衡量實際實現的電晶體密度，因為它們都沒有試圖說明設計庫中不同類型的邏輯單元及這些指標量化相對於上一代的相對密度。EdlEETC-電子工程專輯

他在演講中給出了Intel的密度公式。「行業真正需要的是給定面積(每平方毫米)內的電晶體絕對數量。」Mark Bohr認為，每個晶片製造商在提到工藝節點時，都應披露用這個簡單公式所測算出的MTr/mm2 (每平方毫米電晶體數量(單位：百萬))單位中邏輯電晶體密度。只有這樣，行業才可以釐清工藝節點命名的混亂狀況，從而專心致志推動摩爾定律向前發展。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

摩爾定律不會失效EdlEETC-電子工程專輯

Intel公司執行副總裁兼製造、運營與銷售集團總裁Stacy Smith在其開場演講中花費了不少時間來闡述這個觀點。EdlEETC-電子工程專輯

Stacy Smith認為，每一個節點電晶體數量會增加一倍，14nm和10nm都做到了，而且電晶體成本下降幅度前所未有，這表示摩爾定律仍然有效。如果再加上創新技術，可以保證摩爾定律長期有效。EdlEETC-電子工程專輯

多年來，業界對此定律一直存在爭議。在這次會議中，Intel主動進行了響應，也為其定義工藝節點的正統地位繼續夯實了基礎。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

持續的研發投入EdlEETC-電子工程專輯

持續的研發投入是Intel保證摩爾定律持續有效的策略。隨著工藝的發展，工藝節點之間的時間已經延長，成本也更加昂貴，這是整個行業正在面臨的問題。就算僅僅是把設備安裝到已有的晶圓廠中，就要花費70億美元，越來越少的公司可以承擔得起推進摩爾定律的成本。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

此外，為了推動摩爾定律在未來的繼續前進，以及可能的後摩爾時代的到來，Intel還積極研究如nm線電晶體、III-V 材料(如砷化鎵和磷化銦)電晶體、矽晶片的3D堆疊、高密度內存、紫外光(EUV)光刻技術、自旋電子(一種超越CMOS的技術，當CMOS無法再進行微縮的時候，這是一種選擇，可提供非常密集和低功耗的電路)、神經元計算等前沿項目。EdlEETC-電子工程專輯

為了證明摩爾定律持續將繼續有效，Intel給出了如下工藝技術路線圖。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

Intel 22FFL將扮演什麼角色？EdlEETC-電子工程專輯

22FFL(FinFET低功耗)技術成為本次會議的另一個熱點。EdlEETC-電子工程專輯

隨著物聯網等要求低功耗工藝應用的崛起，對低成本、低功耗工藝的要求日益強烈。EdlEETC-電子工程專輯

Intel的22FFL瞄向了這個市場。就最近幾年的面向這個市場需求代工廠的發展來看，臺積電早在幾年前就推出了特定的代工平臺，而GlobalFoundies和三星等也在通過對FD-SOI的布局來應對該需求。在這個領域，Intel成為了後來者。EdlEETC-電子工程專輯

基於多年22nm/14nm的製造經驗，22FFL全新工藝提供結合高性能和超低功耗的電晶體，及簡化的互連與設計規則，能夠為入門級智慧型手機、物聯網設備(IoT)、連接解決方案、可穿戴設備和車載系統這樣的低功耗及移動產品提供通用的FinFET設計平臺。與先前的22GP(通用)技術相比，全新22FFL技術的漏電量最多可減少100倍。22FFL工藝還可達到與Intel 14納米電晶體相同的驅動電流，同時實現比業界28nm/22nm平面技術更高的面積微縮。EdlEETC-電子工程專輯

Intel聲稱：22FFL工藝包含一個完整的射頻套件，並結合多種先進的模擬和射頻器件來支持高度集成的產品。藉由廣泛採用單一圖案成形及簡化的設計法則，使22FFL成為價格合理、易於使用可面向多種產品的設計平臺，與業界的28納米的平面工藝(Planar)相比在成本上極具競爭力。其PDK 1.0版已推出，計劃2017年Q4生產就緒。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

FFL相對於FD-SOI而論，前者基於FinFET架構，後者基於平面體矽架構，而在晶圓的要求上也不同。EdlEETC-電子工程專輯

「22FFL，這是一個全新類別的產品，它使得Intel有機會接觸到全新類型的客戶，而他們此前可能並不在Intel服務的範圍之內。」FFL被Intel授予了挖掘和發展新業務的使命。EdlEETC-電子工程專輯

更像是測試代工市場的反應，Intel並沒有披露22FFL的具體技術細節、以及時間點、工廠地址等信息。EdlEETC-電子工程專輯

在與Mark Bohr的會談中，他透露22FFL還未確定在哪家工廠投產，但明確表示Intel任何具備14nm產線的工廠均可馬上勝任。EdlEETC-電子工程專輯

為什麼是14nm工廠？「我們認為其將是個長壽命工藝，14nm會給業界更大的信心。」這是Bohr的回答。從這句簡短的對話中，我可以認為FFL工藝將至少會延伸至14nm。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

Intel的代工策略EdlEETC-電子工程專輯

Intel在2008年正式宣布開放代工業務，但細算起來，其代工夥伴，從最初的高速FPGA公司Achronix，到後來的Altera、以及最近的展迅，都和Intel有著千絲萬縷的聯繫，並沒有實現真正的開放業務。EdlEETC-電子工程專輯

Intel公司技術與製造事業部副總裁、晶圓代工業務聯席總經理Zane Ball在會議上指出：Intel代工業務將重點關注兩大細分市場：網絡基礎設施、移動和互聯設備，可以輸出22nm、14nm、10nm和22FFL等技術。EdlEETC-電子工程專輯

「首先，為什麼要選代工的業務？之所以會進軍代工業務，是因為這個市場裡面存在著非常好的業務機會，這是我們做代工業務的重要原因。作為一家領先的技術企業，Intel確實能夠靠自己的優勢在代工市場裡掙到錢。你也知道，這個市場在不斷的整合，現在擁有尖端技術能夠來做代工的公司其實非常少，而Intel恰恰是其中之一，這對我們來說是一個不可多得的機會，我們自然要發展這個業務。」 EdlEETC-電子工程專輯

「實際上在幾年前我們就開始嘗試來做代工的業務，但這對Intel來說，存在著很多需要學習的東西，因為代工和IDM(整合原件製造商)來說有很大的差異性，我們需要獲取必要的工具，需要獲取必要的行業標準，我們也需要搭建起足夠的基礎設施，並且獲取需要的智慧財產權，花了一些時間。現在Intel和第一個代工客戶之間已經取得了非常良好的成功合作成效，我們也具備了全面的能力，現在應該把面鋪開，去接觸服務更多客戶，進一步實現代工業務更大的發展。」Zane Ball表示。EdlEETC-電子工程專輯

Intel特別關注中國代工市場的機會。在全球半導體市場上，來自中國的消費達到了58.5%，但中國無圓晶廠全球佔比為25%，中國半導體領域擁有巨大的機會。EdlEETC-電子工程專輯

EdlEETC-電子工程專輯

老虎還是病貓？EdlEETC-電子工程專輯

「老虎不發威，當我是病貓嗎？」Intel公司全球副總裁兼中國區總裁楊旭在新聞發布會的一句回答獲得了現場參與者的掌聲。EdlEETC-電子工程專輯

基於對Intel尖端製造投入和技術水平的了解，在領先工藝技術上我認為其無疑是老虎；就代工業務擴展和滲透能力來看，尤其在諸侯群起的中國市場，老虎如果很矜持，可能會被認為是病貓。

EdlEETC-電子工程專輯

本文為《電子工程專輯》原創，版權所有，謝絕轉載EdlEETC-電子工程專輯

關注最前沿的電子設計資訊，請關注「電子工程專輯微信公眾號」。
EdlEETC-電子工程專輯

EdlEETC-電子工程專輯