發表於 2017-12-10 09:32:21
液晶顯示器驅動板輸出的數位訊號中,除了包括RGB數據信號外,還包括行同步、場同步、像素時鐘等信號,其中像素時鐘信號的最高頻率可超過28MHz。採用TTL接口,數據傳輸速率不高,傳輸距離較短,且抗電磁幹擾(EMI)能力也比較差,會對RGB數據造成一定的影響;另外,TTL多路數據信號採用排線的方式來傳送,整個排線數量達幾十路,不但連接不便,而且不適合超薄化的趨勢。採用LVDS輸出接口傳輸數據,可以使這些問題迎刃而解,實現數據的高速率、低噪聲、遠距離、高準確度的傳輸。
一場:60Hz-16.667ms,1125行(1080行有效)
——刷新像素點:1920*1080個/Vertical
一行:67.5KHz-14.815us,(=60Hz*1125),1100*2點(1920點=960*2點有效)
——刷新像素點:1920個/ Horizontal
Clock:74.25MHz-13.468ns,(=67.5KHz*1100)
——刷新像素點:2個/Clock
以上,可參考《附錄A:屏規格書信號時序特性》。
以雙八位信號接口為例,每個Clock(奇+偶),LVDS接口有4*2對差分對(雙8位)同時傳輸,每4對差分對負責1Pixels;每個Clock(奇+偶)共傳輸2Pixels;
每4對差分對同時串行傳輸7*4 =28bits,每對差分對串行傳輸7bits(每bit周期1.924ns=13.468ns/7)
以上,可參考《附錄B:屏規格書LVDS信號時序》與《附錄C:屏規格書數據傳輸格式》。
通常,LVDS接口的時鐘為20MHz到85MHz,因此對於輸出像素時鐘低於85MHz的信號,只需要一個channel就可以;而對於輸出像素時鐘高於85MHz的信號,比如1080P/60Hz的輸出,像素顯示時鐘為148.5MHz,就不能直接用一個channel傳輸,而是將輸出的像素按照順序分為奇像素和偶像素,將所有的奇像素用一組LVDS傳輸,所有的偶像素用另外一組LVDS傳輸。也就是說,需要兩個channel來傳輸1080P/60Hz的信號。
對於像素顯示時鐘更高的信號,比如1080P/120Hz顯示,則需要4個channel來傳輸; 以上,可參考《附錄D:2 channel、4 channel的像素分配》。
附錄A:屏規格書信號時序特性
附錄B:屏規格書LVDS信號時序
附錄C:屏規格書數據傳輸格式
附錄D:2 channel、4 channel的像素分配
附錄E:屏規格書LVDS接口定義
在液晶顯示器中,LVDS接口電路包括兩部分,即驅動板側的LVDS輸出接口電路(LVDS發送器)和液晶面板側的LVDS輸入接口電路(LVDS接收器)。LVDS發送器將驅動板主控晶片輸出的17L電平並行RGB數據信號和控制信號轉換成低電壓串行LVDS信號,然後通過驅動板與液晶面板之間的柔性電纜(排線)將信號傳送到液晶面板側的LVDS接收器,LVDS接收器再將串行信號轉換為TTL電平的並行信號,送往液晶屏時序控制與行列驅動電路。圖1所示為LVDS接口電路的組成示意圖。
在數據傳輸過程中,還必須有時鐘信號的參與,LVDS接口無論傳輸數據還是傳輸時鐘,都採用差分信號對的形式進行傳輸。所謂信號對,是指LVDS接口電路中,每一個數據傳輸通道或時鐘傳輸通道的輸出都為兩個信號(正輸出端和負輸出端)。
需要說明的是,不同的液晶顯示器,其驅動板上的LVDS發送器不盡相同,有些LVDS發送器為一片或兩片獨立的晶片(如DS90C383),有些則集成在主控晶片中(如主控晶片gm5221內部就集成了LVDS發送器)。
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴