低噪聲放大器設計的理論基礎

本文首先簡要介紹了低噪聲

放大器

設計的理論基礎，並以2.1－2.4Ghz 低噪聲

放大器

為例，詳細闡述了如何利用Agilent 公司的ADS 軟體進行分析和優化設計該電路的過程，仿真結果完全滿足設計指標，最後對微波電路的容差特性進行了模擬分析，對於S 波段低噪聲

放大器

的設計研究有著重要的參考價值。

關鍵詞：低噪聲

放大器

，匹配，仿真，優化

1. 前言

低噪聲微波

放大器

（LNA）已廣泛應用於微波通信、GPS 接收機、遙感遙控、雷達、電子對抗、射電天文、大地測繪、電視及各種高精度的微波測量系統中，是必不可少的重要電路。低噪聲放大器位於射頻接收系統的前端，其主要功能是將來自天線的低電壓信號進行小信號放大。前級放大器的噪聲係數對整個微波系統的噪聲影響最大，它的增益將決定對後級電路的噪聲抑制程度，它的線性度將對整個系統的線性度和共模噪聲抑制比產生重要影響。對低噪聲放大器的基本要求是：噪聲係數低、足夠的功率增益、工作穩定性好、足夠的帶寬和大的動態範圍。

Advanced Design System(ADS)軟體是Agilent 公司在HPEESOF 系列EDA 軟體基礎上發展完善的大型綜合設計軟體，它功能強大，能夠提供各種射頻微波電路的仿真和優化設計，廣泛應用於通信、航天等領域，是射頻工程師的得力助手。本文著重介紹如何使用ADS 進行低噪聲放大器的仿真與優化設計。

2. 低噪聲放大器特點及指標

LNA 是射頻接收機前端的主要部分，它主要有四個特點。首先，它位於接收機的最前端，這就要求它的噪聲係數越小越好。為了抑制後面各級噪聲對系統的影響，還要求有一定的增益，但為了不使後面的混頻器過載，產生非線性失真，它的增益又不宜過大。放大器在工作頻段內應該是穩定的。其次，它所接受的信號是很微弱的，所以低噪聲放大器必定是一個小信號放大器。而且由於受傳輸路徑的影響，信號的強弱又是變化的，在接受信號的同時又可能伴隨許多強幹擾信號輸入，因此要求放大器有足夠的線型範圍，而且增益最好是可調節的。第三，低噪聲放大器一般通過傳輸線直接和天線或者天線濾波器相連，放大器的輸入端必須和他們很好的匹配，以達到功率最大傳輸或者最小的噪聲係數，並保證濾波器的性能。第四，應具有一定的選頻功能，抑制帶外和鏡像頻率幹擾，因此它一般是頻帶放大器【1】。
2.1 工作頻率與帶寬
放大器所能允許的工作頻率與電晶體的特徵頻率fT 有關，由電晶體小信號模型可知，減小偏置電流的結果是電晶體的特徵頻率降低。在集成電路中，增大電晶體的面積使極間電容增加也降低了特性頻率。
LNA 的帶寬不僅是指功率增益滿足平坦度要求的頻帶範圍，而且還要求全頻帶內噪聲要滿足要求，並給出各頻點的噪聲係數。
動態範圍的上限是受非線性指標限制，有時候要求更加嚴格些，則定義為放大器非線性特性達到指定三階交調係數時的輸入功率值。
2.2 噪聲係數
在電路某一特定點上的信號功率與噪聲功率之比，稱為信號噪聲比，簡稱信噪比，用符號Ps/Pn(或S/N)表示。放大器噪聲係數是指放大器輸入端信號噪聲功率比Psi/Pni 與輸出端信號噪聲功率比Pso/Pno 得比值。噪聲係數的物理含義是：信號通過放大器之後，由於放大器產生噪聲，使信噪比變壞；信噪比下降的倍數就是噪聲係數。影響放大器噪聲係數的因素有很多，除了選用性能優良的元器件外，電路的拓撲結構是否合理也是非常重要的。放大器的噪聲係數和信號源的阻抗有
關，而與負載阻抗無關。當一個電晶體的源端所接的信號源的阻抗等於它所要求的最佳信號源阻抗時，由該電晶體構成的放大器的噪聲係數最小。實際應用中放大器的噪聲係數可以表示為

Fmin 是當源端為最佳源阻抗時放大器的最小噪聲係數，Rn 是噪聲阻抗，Γopt 是放大器按最小噪聲係數匹配時的最佳源反射係數【2】。由此可見放大器的輸入匹配電路應該按照噪聲最佳來進行設計，也就是根據所選電晶體的Γopt 來進行設計。設計輸出匹配電路時採用共軛匹配，以獲得放大器較高的功率增益和較好的輸出駐波比。
2.3 增益
根據線型網絡輸入、輸出端阻抗的匹配情況，有三种放大器增益： 工作功率增益GP(operating power gain) 、轉換功率增益GT(transducer power gain)、資用功率增益GA（available power gain）。
低噪聲放大器的增益要適中，太大會使下級混頻器輸入太大，產生失真。但為了抑制後面各級的噪聲對系統的影響，其增益又不能太小。放大器的增益首先與管子跨導有關，跨導直接由工作點的電流決定。其次放大器的增益還與負載有關。低噪聲放大器大都是按照噪聲最佳匹配進行設計的。噪聲最佳匹配點並非最大增益點，以此增益G 要下降。噪聲最佳匹配情況下的增益成為相關增益。通常，相關增益比最大增益大約低2-4dB。增益平坦度是指功率最大增益與最小增益之差，它用來描述工作頻帶內功率增益的起伏, 常用最高增益與最小增益之差，即△G(dB)表示。
2.4 放大器的穩定性

圖1 電晶體放大器電路原理框圖

放大器必須滿足的首要條件之一是其在工作頻段內的穩定性。這一點對於射頻電路是非常重要的，因為射頻電路在某些工作頻率和終端條件下有產生振蕩的趨勢。考察電壓波沿傳輸線的傳輸，可以理解這種振蕩現象。若傳輸線終端反射係數Γ0>1，則反射電壓的幅度變大（正反饋）並導致不穩定的現象。反之，若Γ0>1，將導致反射電壓波的幅度變小（負反饋）。
當放大器的輸入和輸出端的反射係數的模都小於1,即Γin1, Γout1 時，不管源阻抗和負載阻抗如何，網絡都是穩定的，稱為絕對穩定；當輸入端或輸出端的反射係數的模大於1時，網絡是不穩定的，稱為條件穩定。對條件穩定的放大器，其負載阻抗和源阻抗不能任意選擇，而是有一定的範圍，否則放大器不能穩定工作【3】。
2.5 輸入阻抗匹配
低噪聲放大器與其信號源的匹配是很重要的。放大器與源的匹配有兩種方式：一是以獲得噪聲係數最小為目的的噪聲匹配，二是以獲得最大功率傳輸和最小反射損耗為目的的共軛匹配。一般來說，現在絕大多數的LNA 均採?笠恢制ヅ浞椒ǎ?庋?梢員苊獠黃ヅ潿??餖NA 向天線的能量反射，同時，力求兩種匹配接近。
2.6 埠駐波比和反射損耗
低噪聲放大器主要指標是噪聲係數，所以輸入匹配電路是按照噪聲最佳來設計的，其結果會偏離駐波比最佳的共扼匹配狀態，因此駐波比不會很好。此外，由於微波場效應晶體或雙極性電晶體，其增益特性大體上都是按每倍頻程以6dB 規律隨頻率升高而下降，為了獲得工作頻帶內平坦增益特性，在輸入匹配電路和輸出匹配電路都是無耗電抗性電路情況下，只能採用低頻段失配的方法來壓低增益，以保持帶內增益平坦，因此埠駐波比必然是隨著頻率降低而升高。

3. 低噪聲放大器設計仿真及優化

3.1 設計目標
本文低噪聲放大器的設計目標是：
頻率：2.1GHz~2.4GHz 噪聲係數：小於0.5dB (純電路噪聲係數不考慮連接損耗)
增益：大於15dB 增益平坦度：每10MHZ 帶內小於0.1 dB
輸入輸出駐波比：小於2.0 輸入輸出阻抗：50Ω
3.2 仿真設計
在較高的頻段設計低噪聲放大器，通常選用場效應管FET 和高電子遷移率電晶體（HEMT）。影響放大器噪聲係數的因素有很多，除了選用性能優良的元器件外，電路的拓撲結構是否合理也是非常重要的。放大器的噪聲係數和信號源的阻抗有關，放大器存在著最佳的信號源阻抗Zso，如果所示，此時，放大器的噪聲係數應該是最小的，所以放大器的輸入匹配電路應該按照噪聲最佳來進行設計，也就是根據所選電晶體的Гopt 來進行設計。為了得到較高的功率增益和較好的輸出駐波比，輸出匹配電路則採用共扼匹配。輸入匹配電路在達到最佳噪聲時，放大器的輸入阻抗未必恰好與信號源阻抗匹配，因而功率放大倍數不是最大。設計放大器時，首先考慮的是噪聲儘可能低，其次才考慮增益的問題。因此，犧牲一點增益來換取噪聲係數的降低是必要的，兩者之間應該取一個合適的折中。LNA 採用兩級放大的方式來實現，為使放大器具有更低的噪聲，第一級的工作點應根據最小噪聲係數來選取最佳的工作電流。為保證有足夠的增益，第二級應從最佳增益條件來考慮，同時兼顧噪聲。
具體的設計流程：
1．首先選擇合適的器件。選擇適用於工作頻率且具有可接受的增益和噪聲係數的BJT、JEFT 和MESFET。工作頻率在6GHz 以下時，大多使用雙極電晶體；工作頻率在6GHz 以上時，大多選用場效應電晶體。而且，通常要求電晶體的截至頻率大於或等於2-3 倍的工作頻率。低噪聲放大器則要求截至頻率更高一些。本文選取NEC 公司低噪聲產品系列的
NE3210S01 N 溝道HJ－FET，其性能如圖2 所示，它在2－4GHz 的頻寬內增益在18dB 以上，噪聲係數在0.5dB 以下，符合設計指標。上網下載並安裝NEC 公司提供的ADS Design Kit for NEC Electronics，該工具包集成了NEC 系列低噪聲放大器的FET、JBJT、HJ-FET，安裝在ADS 中後可以從元件庫面板中選擇所需的管子。由於Design Kit 中的元器件是已經封裝好的電晶體，所以無需再在ADS 中建立其Spice 模型，直接從手冊中查到所選取管子在特定偏置下的各個工作點的S 參數，從中選擇恰當的工作點，使得以此為依據在電路原理圖中設計偏置電路。合適且穩定的工作點決定了管子的動態範圍，是保證放大器不出現平頂失真的前提，而且直接影響放大器的高頻穩定性，本文選擇典型的靜態工作點VDS＝2.0V，ID＝10mA【4】。

圖2 NE3210S01 的S 參數以及增益、噪聲特性

2.電晶體S 參數的測量並確定工作點。利用ADS 的S 參數仿真在所需要的頻帶內求出低噪管的S 參數，並與手冊所提供的S 參數對比，通過調整柵源電壓VGD 不斷修正S 參數最終得到合適的偏置電路。由於外界因素中溫度對迴路的Q 值影響最大，故偏置電路在S參數仿真時應注意按照提示窗口所給出的信息修改模型的溫度，本文管子的仿真環境溫度為16.85℃。加好偏置電路之後測試結果如圖3 所示VGD＝-0.526v, ID=9.87mA,VD=2.0V。

圖3 低噪管的I－V 特性

圖4 穩定判據μ 參數的頻率響應曲線

3．低噪管穩定性的判斷。穩定性的判斷可以通過K-Δ 公式或源端和負載端穩定係數圓來判斷，前者通常用來判斷放大器是否處於絕對穩定的情況。對於低噪聲放大器的第一級，主要性能是以降低噪聲係數為目標的，故常處於條件穩定的情形，而設計最大增益放大器時採用雙端共軛匹配，這時候射頻電路必須處於絕對穩定才能保證複數共軛同時成立。
在S 參數仿真中添加源穩定判別圓和負載穩定判別圓，等增益圓和噪聲係數圓等控制項，並分別設?貌問?笮。?疚難∪≡鮃娣直鷂?dB、15dB、20dB，噪聲係數NF=0.5dB，在仿真後的smith 圓圖顯示出系列圓圖，如圖5 所示。找到穩定區域，由於S11 的絕對值小於1，故smith 圓圖內處於源穩定判別圓外的ΓS 都是穩定的。但是由輸出穩定判別圓可以看出該低噪管在工作頻率下輸出並非絕對穩定，為了避免自激的發生，實現全頻帶的穩定性，可以通過負反饋手段使電晶體進入穩定狀態。常用的手段是在場管源極串接一電感或者傳輸線，這樣可以改變放大器的輸入阻抗，從而通過調整源極影響S11*使之靠近Гopt, 有利於噪聲匹配和輸入端功率匹配的同時實現，而且實際上源極反饋對放大器噪聲的影響很小。本文在低噪管源端串聯一個1.0nH 的電感，使電晶體處於絕對穩定狀態，由μ 判據可以看出在3－6Ghz 頻段內放大器都處於絕對穩定狀態，如圖4 所示。另外在輸出串聯一個15Ohm 電阻，用來改善放大器的增益平坦度和輸出駐波比。

4．匹配網絡的設計。在增益15dB 的圓上選取儘量靠近最小噪聲點的源反射係數作為輸入匹配點，如圖5 中m1 所示，本文取ΓS=Γopt= 0.768∠9.872 ，這樣就獲得了最佳噪聲係數匹配條件，使放大器滿足低噪聲的要求的同時又能實現足夠的增益。圖6 顯示出了源穩定係數圓圖和負載穩定係數圓圖，從標記m3、m4 可以看出兩者均與smith 圓圖相離，又由於S11，S22 均小於1，故輸入輸出都滿足絕對穩定條件。

輸出匹配點Γout 按照下面公式

求出。

圖5 噪聲係數圓、等增益圓和輸入匹配點的確定

圖6 源穩定係數圓圖和負載穩定係數圓圖

經過簡單計算得到Γout=0.4973∠-20.2254 ， 輸出端取共軛匹配， 即ΓL=Γout*=0.4973∠20.2254，接下來開始進行輸入輸出匹配網絡的設計。
設計匹配網絡的方法很多，有圖解法，計算機輔助設計法等。ADS 提供了多種方便快捷的匹配網絡設計工具，如無源電路的集總參數元件、微帶單枝節、微帶雙枝節等多種智能元件，本文利用ADS 的smith 圓圖綜合工具很清晰方便的實現自動匹配網絡設計。其方法是在元件面板列表選擇實用Simth 圓圖工具Smith Chart Matching，然後在工具菜單欄中選擇Smith Chart Utility 工具，輸入負載反射係數後，就可以利用ADS 所提供的這種智能元件進行阻抗匹配設計，最後自動生成子網絡。由於匹配電路的拓撲結構多樣，應選擇一種簡單且便於實際工程設計的網絡結構，本文採用由集總元件構成的無耗L 型網絡，如圖7 所示為實用Simith 工具自動生成的一種匹配電路拓撲結構，從中可以觀察其反射係數在工作頻帶的頻率響應曲線。圖8 為圓圖綜合工具所生成的放大器輸出子網絡，可以直接添加或複製到原理圖中。

圖7 實用史密斯圓圖工具

圖8 輸出匹配子網絡

輸出匹配網絡的設計採用S 參數優化方法，S 參數設計法是將電晶體看做是一個黑盒子，只知道它的埠參數，是從系統或者網絡的角度出發來設計放大器。首先設定匹配網絡的集總器件為優化變量，優化的目標為噪聲係數、增益、輸入駐波比、輸出駐波比等，給上述原理圖增加優化仿真器OPTIM 和優化目標控制項GOAL。注意在OPTIM 中設定仿真變量，並將設計目標值作為仿真目標，優化仿真變量設計參數，然後選擇適合的優化方式，常用的主要是Random（隨機法）和Gradient（梯度法），隨機法通常用於大範圍搜索時使用，梯度法則用於局域收斂，不同方法有不同的元件變量漸進方式，應根據收斂速度和誤差函數公式進行選擇。最後選擇迭代次數後進行優化仿真，通過不斷對優化變量的調整，得到滿足穩定性、噪聲係數和增益等目標的電路，實際在進行分析的時候，還需要根據具體情況及有關理論加入一些有助於提高電路性能的細節。匹配後仿真原理圖如圖9 所示，此處把集總元件構成的匹配網絡用微帶線代替，選取射頻介質基板的參數為：介電常數εr=4.3,基板厚度H=0.8mm。
優化結果顯示如圖10 所示。

圖9 匹配後單級放大器電路仿真原理圖

圖10 匹配後單級放大器電路仿真結果

5．為了進一步改善低噪聲放大器的增益、增益平坦度及穩定性，可以採用多級放大器級聯的形式滿足需求。本文所選擇的低噪管具有很低的噪聲係數和較高的1dB 壓縮點，在仿真中直接將兩級相同的單級放大器通過耦合電容進行耦合，前級採用最佳噪聲輸入匹配，後級採用雙共軛匹配，經過匹配網絡調諧和進一步優化後，得到性能更加良好的電路。
需要注意的是，在進行電路優化時可以直接選用集總參數元件電阻、電容、電感等參數連續變化的模型，在系統設計最後，需要把這些優化過的元件替換為器件庫中的元件才是可以製作電路、生成版圖的。替換時選擇與優化結果相近的數值，替換後要重新仿真一次，檢驗電路性能是否因此出現惡化。最終的仿真原理圖和仿真結果如圖11 和圖12 所示。

圖11 兩級級聯放大器電路仿真原理圖

圖12 兩級級聯放大器電路仿真結果

3.3 電路容差分析
YIELD 分析能夠按照變量元件的離散分布分析出產品達到性能目標的合格率，通常我們能夠給出我們所採用的器件的連續或離散變化特性，它們符合電子產品的分布特性正態分布、高斯分布或其他分布。YIELD 分析基於Monte Carlo 方法，需要建立一定數量的隨機試驗。設計變量在容差範圍內變化，隨機試驗中符合設計目標需要的試驗次數（PASSNUMBER）和失敗的實驗次數將會得到，從而估算出產品的試驗合格率。
首先給電路原理圖增加YIELD 仿真器及YIELD 參數，對放大器在所設定目標下的合格率進行分析。設置元件參量變化符合正態分布，δ＝±5％，設定設計目標YIELD SPEC ，這裡取S 參數、噪聲係數和穩定係數為設計目標，YIELD 試驗次數設置為250 次。仿真結果如圖13a 所示，合格率為71％。為了設計出的產品既要保證合格的指標又要滿足較高的合格率，我們必須進行優化合格率設計。YIELD 仿真器及優化控制器如圖14 所示。

圖13 優化後的合格率仿真結果

圖14 YIELD 優化控制器

從圖13b 的表格可以看出，優化設計給出的參數在容差變化範圍內對應的產品合格率影響明顯，優化後的合格率上升為84%。優化YIELD 仿真分析後得到最大合格率下的電路參數優化值，但最大合格率下的電路參數與最佳性能優化後的電路參數值稍微有些變動。經過對S 參數的再次分析可以看出，最大合格率優化後的電路性能不如最佳參數優化的性能好。
這表明最佳性能設計不一定達到最大合格率產品，最大合格率設計也不一定輸出最佳性能的產品。作為投入批量生產的產品，我們必須選擇最大合格率設計。

4. 結論

從以上的仿真設計分析過程中，我們首先應用了ADS 的S 參數仿真分析，設計出滿足穩定性要求的低噪聲放大器的初始電原理圖並進行最佳性能仿真分析。由仿真結果可以看到，工作頻帶2.1－2.4Ghz，平均增益20dB, S11 和S22 均在－20dB 以下，噪聲係數在0.35dB以下，輸入輸出駐波比在1.2 左右，帶內無條件穩定，均滿足設計指標。最後採用ADS 的合格率仿真器分析最佳性能參數下產品的合格率，並採用了優化合格率分析使產品最終達到高性能與高合格率。

參考文獻
【1】 陳邦媛. 射頻通信電路. 科學出版社.2004
【2】 Reinhold Luding, Pavel Bretchko.射頻電路設計—理論及應用.電子工業出版社,2002
【3】 Matthew M. Radmanesh. Radio Frequency and Microwave Electronics Illustrated. 電子工業出版社,2002
【4】 NEC Data Sheet NE3210S01 X to Ku Band Super Low Noise Amplifier N-channel HJ-FET, 1998

低噪聲放大器設計的理論基礎

本文首先簡要介紹了低噪聲放大器設計的理論基礎，並以2.1－2.4Ghz 低噪聲放大器為例，詳細闡述了如何利用Agilent 公司的ADS 軟體進行分析和優化設計該電路的過程，仿真結果完全滿足設計指標，最後對微波電路的容差特性進行了模擬分析，對於S 波段低噪聲放大器的設計研究有著重要的參考價值。

關鍵詞：低噪聲放大器，匹配，仿真，優化

1. 前言

低噪聲微波放大器（LNA）已廣泛應用於微波通信、GPS 接收機、遙感遙控、雷達、電子對抗、射電天文、大地測繪、電視及各種高精度的微波測量系統中，是必不可少的重要電路。低噪聲放大器位於射頻接收系統的前端，其主要功能是將來自天線的低電壓信號進行小信號放大。前級放大器的噪聲係數對整個微波系統的噪聲影響最大，它的增益將決定對後級電路的噪聲抑制程度，它的線性度將對整個系統的線性度和共模噪聲抑制比產生重要影響。對低噪聲放大器的基本要求是：噪聲係數低、足夠的功率增益、工作穩定性好、足夠的帶寬和大的動態範圍。
Advanced Design System(ADS)軟體是Agilent 公司在HPEESOF 系列EDA 軟體基礎上發展完善的大型綜合設計軟體，它功能強大，能夠提供各種射頻微波電路的仿真和優化設計，廣泛應用於通信、航天等領域，是射頻工程師的得力助手。本文著重介紹如何使用ADS 進行低噪聲放大器的仿真與優化設計。

2. 低噪聲放大器特點及指標

LNA 是射頻接收機前端的主要部分，它主要有四個特點。首先，它位於接收機的最前端，這就要求它的噪聲係數越小越好。為了抑制後面各級噪聲對系統的影響，還要求有一定的增益，但為了不使後面的混頻器過載，產生非線性失真，它的增益又不宜過大。放大器在工作頻段內應該是穩定的。其次，它所接受的信號是很微弱的，所以低噪聲放大器必定是一個小信號放大器。而且由於受傳輸路徑的影響，信號的強弱又是變化的，在接受信號的同時又可能伴隨許多強幹擾信號輸入，因此要求放大器有足夠的線型範圍，而且增益最好是可調節的。第三，低噪聲放大器一般通過傳輸線直接和天線或者天線濾波器相連，放大器的輸入端必須和他們很好的匹配，以達到功率最大傳輸或者最小的噪聲係數，並保證濾波器的性能。第四，應具有一定的選頻功能，抑制帶外和鏡像頻率幹擾，因此它一般是頻帶放大器【1】。
2.1 工作頻率與帶寬
放大器所能允許的工作頻率與電晶體的特徵頻率fT 有關，由電晶體小信號模型可知，減小偏置電流的結果是電晶體的特徵頻率降低。在集成電路中，增大電晶體的面積使極間電容增加也降低了特性頻率。
LNA 的帶寬不僅是指功率增益滿足平坦度要求的頻帶範圍，而且還要求全頻帶內噪聲要滿足要求，並給出各頻點的噪聲係數。
動態範圍的上限是受非線性指標限制，有時候要求更加嚴格些，則定義為放大器非線性特性達到指定三階交調係數時的輸入功率值。
2.2 噪聲係數
在電路某一特定點上的信號功率與噪聲功率之比，稱為信號噪聲比，簡稱信噪比，用符號Ps/Pn(或S/N)表示。放大器噪聲係數是指放大器輸入端信號噪聲功率比Psi/Pni 與輸出端信號噪聲功率比Pso/Pno 得比值。噪聲係數的物理含義是：信號通過放大器之後，由於放大器產生噪聲，使信噪比變壞；信噪比下降的倍數就是噪聲係數。影響放大器噪聲係數的因素有很多，除了選用性能優良的元器件外，電路的拓撲結構是否合理也是非常重要的。放大器的噪聲係數和信號源的阻抗有
關，而與負載阻抗無關。當一個電晶體的源端所接的信號源的阻抗等於它所要求的最佳信號源阻抗時，由該電晶體構成的放大器的噪聲係數最小。實際應用中放大器的噪聲係數可以表示為

Fmin 是當源端為最佳源阻抗時放大器的最小噪聲係數，Rn 是噪聲阻抗，Γopt 是放大器按最小噪聲係數匹配時的最佳源反射係數【2】。由此可見放大器的輸入匹配電路應該按照噪聲最佳來進行設計，也就是根據所選電晶體的Γopt 來進行設計。設計輸出匹配電路時採用共軛匹配，以獲得放大器較高的功率增益和較好的輸出駐波比。
2.3 增益
根據線型網絡輸入、輸出端阻抗的匹配情況，有三种放大器增益： 工作功率增益GP(operating power gain) 、轉換功率增益GT(transducer power gain)、資用功率增益GA（available power gain）。
低噪聲放大器的增益要適中，太大會使下級混頻器輸入太大，產生失真。但為了抑制後面各級的噪聲對系統的影響，其增益又不能太小。放大器的增益首先與管子跨導有關，跨導直接由工作點的電流決定。其次放大器的增益還與負載有關。低噪聲放大器大都是按照噪聲最佳匹配進行設計的。噪聲最佳匹配點並非最大增益點，以此增益G 要下降。噪聲最佳匹配情況下的增益成為相關增益。通常，相關增益比最大增益大約低2-4dB。增益平坦度是指功率最大增益與最小增益之差，它用來描述工作頻帶內功率增益的起伏, 常用最高增益與最小增益之差，即△G(dB)表示。
2.4 放大器的穩定性

圖1 電晶體放大器電路原理框圖

放大器必須滿足的首要條件之一是其在工作頻段內的穩定性。這一點對於射頻電路是非常重要的，因為射頻電路在某些工作頻率和終端條件下有產生振蕩的趨勢。考察電壓波沿傳輸線的傳輸，可以理解這種振蕩現象。若傳輸線終端反射係數Γ0>1，則反射電壓的幅度變大（正反饋）並導致不穩定的現象。反之，若Γ0>1，將導致反射電壓波的幅度變小（負反饋）。
當放大器的輸入和輸出端的反射係數的模都小於1,即Γin1, Γout1 時，不管源阻抗和負載阻抗如何，網絡都是穩定的，稱為絕對穩定；當輸入端或輸出端的反射係數的模大於1時，網絡是不穩定的，稱為條件穩定。對條件穩定的放大器，其負載阻抗和源阻抗不能任意選擇，而是有一定的範圍，否則放大器不能穩定工作【3】。
2.5 輸入阻抗匹配
低噪聲放大器與其信號源的匹配是很重要的。放大器與源的匹配有兩種方式：一是以獲得噪聲係數最小為目的的噪聲匹配，二是以獲得最大功率傳輸和最小反射損耗為目的的共軛匹配。一般來說，現在絕大多數的LNA 均採?笠恢制ヅ浞椒ǎ?庋?梢員苊獠黃ヅ潿??餖NA 向天線的能量反射，同時，力求兩種匹配接近。
2.6 埠駐波比和反射損耗
低噪聲放大器主要指標是噪聲係數，所以輸入匹配電路是按照噪聲最佳來設計的，其結果會偏離駐波比最佳的共扼匹配狀態，因此駐波比不會很好。此外，由於微波場效應晶體或雙極性電晶體，其增益特性大體上都是按每倍頻程以6dB 規律隨頻率升高而下降，為了獲得工作頻帶內平坦增益特性，在輸入匹配電路和輸出匹配電路都是無耗電抗性電路情況下，只能採用低頻段失配的方法來壓低增益，以保持帶內增益平坦，因此埠駐波比必然是隨著頻率降低而升高。

3. 低噪聲放大器設計仿真及優化

3.1 設計目標
本文低噪聲放大器的設計目標是：
頻率：2.1GHz~2.4GHz 噪聲係數：小於0.5dB (純電路噪聲係數不考慮連接損耗)
增益：大於15dB 增益平坦度：每10MHZ 帶內小於0.1 dB
輸入輸出駐波比：小於2.0 輸入輸出阻抗：50Ω
3.2 仿真設計
在較高的頻段設計低噪聲放大器，通常選用場效應管FET 和高電子遷移率電晶體（HEMT）。影響放大器噪聲係數的因素有很多，除了選用性能優良的元器件外，電路的拓撲結構是否合理也是非常重要的。放大器的噪聲係數和信號源的阻抗有關，放大器存在著最佳的信號源阻抗Zso，如果所示，此時，放大器的噪聲係數應該是最小的，所以放大器的輸入匹配電路應該按照噪聲最佳來進行設計，也就是根據所選電晶體的Гopt 來進行設計。為了得到較高的功率增益和較好的輸出駐波比，輸出匹配電路則採用共扼匹配。輸入匹配電路在達到最佳噪聲時，放大器的輸入阻抗未必恰好與信號源阻抗匹配，因而功率放大倍數不是最大。設計放大器時，首先考慮的是噪聲儘可能低，其次才考慮增益的問題。因此，犧牲一點增益來換取噪聲係數的降低是必要的，兩者之間應該取一個合適的折中。LNA 採用兩級放大的方式來實現，為使放大器具有更低的噪聲，第一級的工作點應根據最小噪聲係數來選取最佳的工作電流。為保證有足夠的增益，第二級應從最佳增益條件來考慮，同時兼顧噪聲。
具體的設計流程：
1．首先選擇合適的器件。選擇適用於工作頻率且具有可接受的增益和噪聲係數的BJT、JEFT 和MESFET。工作頻率在6GHz 以下時，大多使用雙極電晶體；工作頻率在6GHz 以上時，大多選用場效應電晶體。而且，通常要求電晶體的截至頻率大於或等於2-3 倍的工作頻率。低噪聲放大器則要求截至頻率更高一些。本文選取NEC 公司低噪聲產品系列的
NE3210S01 N 溝道HJ－FET，其性能如圖2 所示，它在2－4GHz 的頻寬內增益在18dB 以上，噪聲係數在0.5dB 以下，符合設計指標。上網下載並安裝NEC 公司提供的ADS Design Kit for NEC Electronics，該工具包集成了NEC 系列低噪聲放大器的FET、JBJT、HJ-FET，安裝在ADS 中後可以從元件庫面板中選擇所需的管子。由於Design Kit 中的元器件是已經封裝好的電晶體，所以無需再在ADS 中建立其Spice 模型，直接從手冊中查到所選取管子在特定偏置下的各個工作點的S 參數，從中選擇恰當的工作點，使得以此為依據在電路原理圖中設計偏置電路。合適且穩定的工作點決定了管子的動態範圍，是保證放大器不出現平頂失真的前提，而且直接影響放大器的高頻穩定性，本文選擇典型的靜態工作點VDS＝2.0V，ID＝10mA【4】。

圖2 NE3210S01 的S 參數以及增益、噪聲特性

2.電晶體S 參數的測量並確定工作點。利用ADS 的S 參數仿真在所需要的頻帶內求出低噪管的S 參數，並與手冊所提供的S 參數對比，通過調整柵源電壓VGD 不斷修正S 參數最終得到合適的偏置電路。由於外界因素中溫度對迴路的Q 值影響最大，故偏置電路在S參數仿真時應注意按照提示窗口所給出的信息修改模型的溫度，本文管子的仿真環境溫度為16.85℃。加好偏置電路之後測試結果如圖3 所示VGD＝-0.526v, ID=9.87mA,VD=2.0V。

圖3 低噪管的I－V 特性

圖4 穩定判據μ 參數的頻率響應曲線

3．低噪管穩定性的判斷。穩定性的判斷可以通過K-Δ 公式或源端和負載端穩定係數圓來判斷，前者通常用來判斷放大器是否處於絕對穩定的情況。對於低噪聲放大器的第一級，主要性能是以降低噪聲係數為目標的，故常處於條件穩定的情形，而設計最大增益放大器時採用雙端共軛匹配，這時候射頻電路必須處於絕對穩定才能保證複數共軛同時成立。
在S 參數仿真中添加源穩定判別圓和負載穩定判別圓，等增益圓和噪聲係數圓等控制項，並分別設?貌問?笮。?疚難∪≡鮃娣直鷂?dB、15dB、20dB，噪聲係數NF=0.5dB，在仿真後的smith 圓圖顯示出系列圓圖，如圖5 所示。找到穩定區域，由於S11 的絕對值小於1，故smith 圓圖內處於源穩定判別圓外的ΓS 都是穩定的。但是由輸出穩定判別圓可以看出該低噪管在工作頻率下輸出並非絕對穩定，為了避免自激的發生，實現全頻帶的穩定性，可以通過負反饋手段使電晶體進入穩定狀態。常用的手段是在場管源極串接一電感或者傳輸線，這樣可以改變放大器的輸入阻抗，從而通過調整源極影響S11*使之靠近Гopt, 有利於噪聲匹配和輸入端功率匹配的同時實現，而且實際上源極反饋對放大器噪聲的影響很小。本文在低噪管源端串聯一個1.0nH 的電感，使電晶體處於絕對穩定狀態，由μ 判據可以看出在3－6Ghz 頻段內放大器都處於絕對穩定狀態，如圖4 所示。另外在輸出串聯一個15Ohm 電阻，用來改善放大器的增益平坦度和輸出駐波比。

4．匹配網絡的設計。在增益15dB 的圓上選取儘量靠近最小噪聲點的源反射係數作為輸入匹配點，如圖5 中m1 所示，本文取ΓS=Γopt= 0.768∠9.872 ，這樣就獲得了最佳噪聲係數匹配條件，使放大器滿足低噪聲的要求的同時又能實現足夠的增益。圖6 顯示出了源穩定係數圓圖和負載穩定係數圓圖，從標記m3、m4 可以看出兩者均與smith 圓圖相離，又由於S11，S22 均小於1，故輸入輸出都滿足絕對穩定條件。

輸出匹配點Γout 按照下面公式 求出。

圖5 噪聲係數圓、等增益圓和輸入匹配點的確定

圖6 源穩定係數圓圖和負載穩定係數圓圖

經過簡單計算得到Γout=0.4973∠-20.2254 ， 輸出端取共軛匹配， 即ΓL=Γout*=0.4973∠20.2254，接下來開始進行輸入輸出匹配網絡的設計。
設計匹配網絡的方法很多，有圖解法，計算機輔助設計法等。ADS 提供了多種方便快捷的匹配網絡設計工具，如無源電路的集總參數元件、微帶單枝節、微帶雙枝節等多種智能元件，本文利用ADS 的smith 圓圖綜合工具很清晰方便的實現自動匹配網絡設計。其方法是在元件面板列表選擇實用Simth 圓圖工具Smith Chart Matching，然後在工具菜單欄中選擇Smith Chart Utility 工具，輸入負載反射係數後，就可以利用ADS 所提供的這種智能元件進行阻抗匹配設計，最後自動生成子網絡。由於匹配電路的拓撲結構多樣，應選擇一種簡單且便於實際工程設計的網絡結構，本文採用由集總元件構成的無耗L 型網絡，如圖7 所示為實用Simith 工具自動生成的一種匹配電路拓撲結構，從中可以觀察其反射係數在工作頻帶的頻率響應曲線。圖8 為圓圖綜合工具所生成的放大器輸出子網絡，可以直接添加或複製到原理圖中。

圖7 實用史密斯圓圖工具

圖8 輸出匹配子網絡

輸出匹配網絡的設計採用S 參數優化方法，S 參數設計法是將電晶體看做是一個黑盒子，只知道它的埠參數，是從系統或者網絡的角度出發來設計放大器。首先設定匹配網絡的集總器件為優化變量，優化的目標為噪聲係數、增益、輸入駐波比、輸出駐波比等，給上述原理圖增加優化仿真器OPTIM 和優化目標控制項GOAL。注意在OPTIM 中設定仿真變量，並將設計目標值作為仿真目標，優化仿真變量設計參數，然後選擇適合的優化方式，常用的主要是Random（隨機法）和Gradient（梯度法），隨機法通常用於大範圍搜索時使用，梯度法則用於局域收斂，不同方法有不同的元件變量漸進方式，應根據收斂速度和誤差函數公式進行選擇。最後選擇迭代次數後進行優化仿真，通過不斷對優化變量的調整，得到滿足穩定性、噪聲係數和增益等目標的電路，實際在進行分析的時候，還需要根據具體情況及有關理論加入一些有助於提高電路性能的細節。匹配後仿真原理圖如圖9 所示，此處把集總元件構成的匹配網絡用微帶線代替，選取射頻介質基板的參數為：介電常數εr=4.3,基板厚度H=0.8mm。
優化結果顯示如圖10 所示。

圖9 匹配後單級放大器電路仿真原理圖

圖10 匹配後單級放大器電路仿真結果

5．為了進一步改善低噪聲放大器的增益、增益平坦度及穩定性，可以採用多級放大器級聯的形式滿足需求。本文所選擇的低噪管具有很低的噪聲係數和較高的1dB 壓縮點，在仿真中直接將兩級相同的單級放大器通過耦合電容進行耦合，前級採用最佳噪聲輸入匹配，後級採用雙共軛匹配，經過匹配網絡調諧和進一步優化後，得到性能更加良好的電路。
需要注意的是，在進行電路優化時可以直接選用集總參數元件電阻、電容、電感等參數連續變化的模型，在系統設計最後，需要把這些優化過的元件替換為器件庫中的元件才是可以製作電路、生成版圖的。替換時選擇與優化結果相近的數值，替換後要重新仿真一次，檢驗電路性能是否因此出現惡化。最終的仿真原理圖和仿真結果如圖11 和圖12 所示。

圖11 兩級級聯放大器電路仿真原理圖

圖12 兩級級聯放大器電路仿真結果

3.3 電路容差分析
YIELD 分析能夠按照變量元件的離散分布分析出產品達到性能目標的合格率，通常我們能夠給出我們所採用的器件的連續或離散變化特性，它們符合電子產品的分布特性正態分布、高斯分布或其他分布。YIELD 分析基於Monte Carlo 方法，需要建立一定數量的隨機試驗。設計變量在容差範圍內變化，隨機試驗中符合設計目標需要的試驗次數（PASSNUMBER）和失敗的實驗次數將會得到，從而估算出產品的試驗合格率。
首先給電路原理圖增加YIELD 仿真器及YIELD 參數，對放大器在所設定目標下的合格率進行分析。設置元件參量變化符合正態分布，δ＝±5％，設定設計目標YIELD SPEC ，這裡取S 參數、噪聲係數和穩定係數為設計目標，YIELD 試驗次數設置為250 次。仿真結果如圖13a 所示，合格率為71％。為了設計出的產品既要保證合格的指標又要滿足較高的合格率，我們必須進行優化合格率設計。YIELD 仿真器及優化控制器如圖14 所示。

圖13 優化後的合格率仿真結果

圖14 YIELD 優化控制器

從圖13b 的表格可以看出，優化設計給出的參數在容差變化範圍內對應的產品合格率影響明顯，優化後的合格率上升為84%。優化YIELD 仿真分析後得到最大合格率下的電路參數優化值，但最大合格率下的電路參數與最佳性能優化後的電路參數值稍微有些變動。經過對S 參數的再次分析可以看出，最大合格率優化後的電路性能不如最佳參數優化的性能好。
這表明最佳性能設計不一定達到最大合格率產品，最大合格率設計也不一定輸出最佳性能的產品。作為投入批量生產的產品，我們必須選擇最大合格率設計。

4. 結論

從以上的仿真設計分析過程中，我們首先應用了ADS 的S 參數仿真分析，設計出滿足穩定性要求的低噪聲放大器的初始電原理圖並進行最佳性能仿真分析。由仿真結果可以看到，工作頻帶2.1－2.4Ghz，平均增益20dB, S11 和S22 均在－20dB 以下，噪聲係數在0.35dB以下，輸入輸出駐波比在1.2 左右，帶內無條件穩定，均滿足設計指標。最後採用ADS 的合格率仿真器分析最佳性能參數下產品的合格率，並採用了優化合格率分析使產品最終達到高性能與高合格率。

參考文獻
【1】 陳邦媛. 射頻通信電路. 科學出版社.2004
【2】 Reinhold Luding, Pavel Bretchko.射頻電路設計—理論及應用.電子工業出版社,2002
【3】 Matthew M. Radmanesh. Radio Frequency and Microwave Electronics Illustrated. 電子工業出版社,2002
【4】 NEC Data Sheet NE3210S01 X to Ku Band Super Low Noise Amplifier N-channel HJ-FET, 1998