作者：黃剛
對於模擬電路沒學好的工程師來說，電阻只知道用來端接；電感只知道用來隔離；至於電容嘛，估計你們只知道濾波，更不用說它們的組合產生的作用了。不信？估計以下這個電容的用法，你也只能說濾波了吧……
上周我們雷工，哦不是，是我們姜工的文章向大家介紹了DDR的時鐘裡面並聯電容的用處，讓大家驚奇的發現了原來電容也可以用來端接，可能已經讓一大把粉絲獲得了一波知識的源泉。那麼本期高速先生還繼續玩這個DDR的時鐘，去深挖它還有什麼槽點。
我們先把上周所講到的這個DDR時鐘的拓撲再一次拉出來，沒錯！就是下面這個圖啦。其中上周讓雷工尷尬不已的這個電容就是下面紅色圈圈的那位了。把電容並聯到差分對間，能夠很好的對發送的信號進行端接，目標是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時鐘的反射。具體再看看下面的視頻：
恩，這個是上篇文章的精華哈。那麼我們這期的文章繼續研究這個拓撲，大家有沒有發現上面的拓撲其實不止一個電容，看看上圖藍色圈圈的位置，其實還有一個電容哦！它一般是放在最後兩個端接電阻之間，然後下拉到地（也可以上拉到DDR電源）。這個電容到底有什麼用呢？根據高速先生對你們的認識，都接到地了，肯定又是用來濾波啦？
高速先生對此也研究了一番，我們用一個簡單的點對點的時鐘拓撲進行驗證哈。
如果這對差分線是理想的走線，所謂理想就是差分線的P和N長度一致，阻抗相同，完全對稱的情況下。有無電容的結果是下面這樣的。
是的，如果我們的PCB加工出來就像原理圖設計一樣是理想的情況，那這個電容的確起不了什麼作用。但是我們PCB最精彩的地方就在於它的設計和加工的誤差哈。我們知道，對於一對差分線來說，對間P和N的對稱性是最為重要的事情，不然的話它們就是產生共模的噪聲。基本上來說，只要破壞了差分線理想狀態，這對差分線都會或多或少產生共模的噪聲。那麼我們在有共模噪聲的情況下再去進行對比驗證，結果就會變得不一樣了。
可以看到，沒有了這個電容之後，接收端的波形變得扭曲，甚至是產生了非單調的結果。那麼大家也許會問了，那你們怎麼知道是不是共模噪聲的影響呢？怎麼看呢？
我們可以看下圖紫色箭頭位置的波形，也就是它們產生的共模噪聲的位置了。
我們可以看到，當差分線有共模噪聲的時候，這個電容其實可以為我們抑制很大部分的噪聲，因此能最大限度的還原接收端信號的完整性。
當然如果旁邊的走線離這對時鐘很近的話，有了這個電容，自然也能使得共模噪聲串擾到旁邊走線的能量削弱啦，也就是起到減小串擾的效果。
最後對這個電容做一個精闢的總結，如下圖哈！
— end —
本期提問
那麼到底PCB設計或者加工有什麼因素能夠導致差分線產生共模噪聲呢？
高速先生精選★★★★★
回複數字獲取往期文章。（向上滑閱覽）
回復36→高速串行之S參數系列
回復35→高速串行之編碼系列
回復34→高速串行之S參數-連接器系列
回復33→高速串行簡史系列
回復32→電源系列（下）
回復31→電源系列（上）
回復30→DDR系列（下）
回復29→DDR系列（上）
回復28→層疊系列（下）
回復27→層疊系列（上）
回復26→拓撲和端接系列（下）
回復25→拓撲和端接系列（上）
回復24→反射詳解系列文章
回復23→阻抗系列（下）
回復22→阻抗系列（中）
回復21→阻抗系列（上）
回復20→繞線與時序
回復19→SERDES與CDR系列
回復18→既等長，為何不等時系列
回復17→cadence等長處理&規則設置
回復16→DDR時序學習筆記系列
回復15→串行系列
回復14→DDR信號完整性仿真介紹系列
回復13→PCB設計技巧分享一二
回復12→高速設計三座大山
回復11→PCB設計十大誤區-繞不完的等長系列
回復10→PCB設計十大誤區三
回復09→DDRX系列
回復08→高速串行系列
回復07→設計先生之回流設計系列
回復06→略談Allegro Pcb Design 小技巧
回復05→PCB設計十大誤區一二
回復04→微帶線系列
回復03→抽絲剝繭系列
回復02→串擾探秘系列
回復01→案例分享系列