GaN FET與矽FET的比較

　　功率GaN落後於RF GaN的主要原因在於需要花時間執行數個供貨商所使用的成本縮減策略。最知名的就是改用6英寸的矽基板，以及更低成本的塑料封裝。對於電源設計人員來說，理解GaN有可能帶來的性能提升，以及某些會隨時間影響到最終產品性能的退化機制很重要。

本文引用地址：http://www.eepw.com.cn/article/201710/366687.htm

　　聯合電子設備工程委員會 （JEDEC） 針對矽器件的認證標準經證明是產品使用壽命的很好預測指標，不過目前還沒有針對GaN的同等標準。要使用全新的技術來減輕風險，比較謹慎的做法是看一看特定的用例，以及新技術在應用方面的環境限制，並且建立能夠針對環境變化進行應力測試和監視的原型機。對於大量原型機的實時監視會提出一些有意思的挑戰，特別是在GaN器件電壓接近1000V，並且dv/dts大於200V/ns時更是如此。

　　一個經常用來確定功率FET是否能夠滿足目標應用要求的圖表是安全工作區域 （SOA） 曲線。圖1中顯示了一個示例。

　　

　　圖1：GaN FET SOA曲線示例，此時Rds-On =毫歐

　　硬開關設計

　　功率GaN FET被用在硬開關和數MHz的諧振設計中。上面展示的零電壓 （ZVS） 或者零電流 （ZCS） 拓撲為數千瓦。SOA曲線的應力最大的區域是右上角的電壓和電流最高的區域。在這個硬開關區域內運行一個功率GaN FET會導致由數個機制而造成的應力增加。最容易理解的就是熱應力。例如，在使用一個電感開關測試電路時，有可能使器件從關閉時的電流幾乎為零、汲取電壓為幾百伏，切換到接通時的電流幾乎瞬時達到10A。

　　器件上的電壓乘以流經的電流可以獲得瞬時功率耗散，對於這個示例來說，在轉換中期可以達到500W以上。對於尺寸為5mm x 2mm的典型功率GaN器件，這個值可以達到每mm2 50W。所以用戶也就無需對SOA曲線顯示的這個區域只支持短脈衝這一點而感到驚訝了。由於器件的熱限值和封裝的原因，SOA曲線的右上部被看成是一個脈寬的函數。由於曲線中所見的熱時間常數，更短的脈衝會導致更少的散熱。增強型封裝技術可被用來將結至環境的熱阻從大約15°C/W減小到1.2°C/W。由於減少了器件散熱，這一方法可以擴大SOA。

　　SOA曲線

　　TI有一個系列的標準佔板面積的功率MOSFET、 DualCool？ 和NexFETs？。這些MOSFET通過它們封裝頂部和底部散熱，並且能夠提供比傳統佔板面積封裝高50%的電流。這使得設計人員能夠靈活地使用更高電流，而又無需增加終端設備尺寸。與矽FET相比，GaN FET的一個巨大優勢就是可以實現的極短開關時間。此外，減少的電容值和可以忽略不計的Qrr使得開關損耗低很多。在器件開關時，電壓乘以電流所得值的整數部分是器件必須消耗的功率。更低的損耗意味著更低的器件溫度和更大的SOA。

　　SOA曲線所圈出的另外一個重要區域受到Rds-On的限制。在這個區域內，器件上的電壓就是流經器件的電流乘以導通電阻。在圖1所示的SOA曲線示例中，Rds-On為100毫歐。矽MOSFET的溫度取決於它們的Rds-On，這一點眾所周知。在器件溫度從25oC升高至大約100oC時，它們的Rds-On幾乎會加倍。

　　動態Rds-On

　　GaN FET具有一個複雜的Rds-On，它是溫度，以及電壓和時間的函數。GaN FET的Rds-On對電壓和時間的函數依賴性被稱為動態Rds-On。為了預測一個GaN器件針對目標使用的運行方式，很有必要監視這些動態Rds- On所帶來的影響。與SOA曲線的溫度引入應力相類似，電感硬開關應力電路比較適合於監視Rds-On。這是因為很多潛在的器件退化是與高頻開關和電場相關的。

　　圖2是一個簡單開關電路，這個電路中給出了一種在SOA右上象限內實現循環電流，並對器件施加應力的方法。

　　

　　圖2：電感硬開關測試電路

　　寬帶隙

　　GaN 是一種寬帶隙材料，與矽材料的1.12eV的帶隙相比，它的帶隙達到3.4eV。這個寬帶隙使得器件在被擊穿前，能夠支持比同樣大小的矽器件高很多的電場。某些器件設計人員常用來幫助確定器件可靠性的測試有高溫反向偏置 （HTRB）、高溫柵極偏置 （HTGB） 和經時電介質擊穿 （TDDB）。這些都是靜態測試，雖然在驗證器件設計有效性方面是好方法，但是在高頻開關動態效應佔主導地位時，就不能代表典型使用情況。高溫工作壽命 （HTOL） 是器件開關過程中的動態測試。特定的工作條件由製造商確定，但是這些工作條件通常處於某些標稱頻率、電壓和電流下。

　　早期對於 GaN針對RF放大器的使用研究發現了一個性能退化效應，此時器件能夠傳送的最大電流被減少為漏極電壓偏置的函數。這個隨電壓變化的（捕獲引入）效應被稱為「電流崩塌」。在緩衝器和頂層捕獲的負電荷導致電流崩塌或動態Rds-On增加。在施加高壓時，電荷可被捕獲，並且在器件接通時也許無法立即消散。已經採用了幾個器件設計技巧（電場板）來減少大多數靈敏GaN FET區域中的電場強度。電場板已經表現出能夠最大限度地減小RF GaN FET和開關功率GaN FET中的這種影響。

　　GaN是一種壓電材料。GaN器件設計人員通過添加一個晶格稍微不匹配的AIGaN緩衝層來利用這個壓電效應。這樣做增加了器件的應力，從而導致由自發和壓電效應引起的極化場。這個二維電子氣 （2DEG） 通道就是這個極化場的產物。具有2DEG通道的器件被稱為高電子遷移電晶體 （HEMT）。不幸的是，在器件運行時，高外加電場也會導致有害的壓電應力，從而導致另外一種形式的可能的器件退化。對於諸如GaN的新技術來說，擁有一個證明可靠性的綜合性方法很重要。如需了解與TI計劃相關的進一步細節，請參考Sandeep Bahl的白皮書，一個限定GaN產品的綜合方法。

　　為了降低成本，功率GaN目前採用的是6英寸矽基板。由於矽和GaN晶格不匹配，會出現線程脫位。這會導致晶格缺陷，並增加捕獲的可能性。這些捕獲的影響取決於它們的數量和在器件中的位置。捕獲狀態，佔據或非佔據，也是施加的電場和時間的一個函數。捕獲充放電可能在最短100ns到最長數分鐘的時間範圍分布。最接近柵極區域的捕獲充電和放電會調製器件的轉導。所有這些效應是GaN FET的Rds-On的複雜電壓和時間相關性的基礎。在限定期間，工程師通常在延長的期間內對器件施加DC應力，並且定期移除這一應力，以描述單個半導體測試的情況。移除器件電壓偏置，即使只有幾秒鐘的時間，也可以實現某些捕獲放電，這樣的話，就不會影響到與實際運行相關的動態Rds-On值了。

　　總結

　　與矽FET相比，功率GaN FET具有很多優勢，比如說更低的開關損耗和更高的頻率切換能力。更高的開關頻率可被用來增加系統的電源轉換密度。要限定一個正在使用功率GaN FET的系統，設計人員應該了解可能的退化源，並隨時監視它們在溫度變化時的影響。一個監視動態Rds-ON增加的簡單方法就是測量時間和電壓變化過程中的轉換過程的效率。為了更好地了解損耗出現的位置，系統被設計成能夠實時監視漏極、柵極、源極和器件電流波形。此系統能夠通過它們的SOA，以1MHz以上的頻率，在電壓高達1000V和電流高達15A時，硬開關FET。

　　捕捉和分析實時波形可以幫助我們更好地理解高頻效應，比如說 dv/dt、柵極驅動器電感和電路板布局布線，這些在基於GaN的設計中都很關鍵。監視時間和溫度範圍內趨勢變化的實時信息能夠為我們提供更好的GaN FET退化信息，並使我們對於更加智能器件和控制器產品的需求有深入的理解。