佚名 發表於 2017-02-11 13:35:11
如何在EDK中使用自己的 IP核呢? 這是很多人夢寐以求的事情。然而在EDK以及ISE的各種文檔中對此卻遮遮掩掩,欲語還休。
在以往的設計中,無論是簡單的IPIF,還是要在EDK中開放的IP核中增加自己的一些修改。曾經很是苦惱!
最近卻有意外的收穫。
無論你加入一個EDK IP核還是一個 core generate 都會找到一個 data的文件夾例如:C:\Xilinx\12.1\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\xps_central_dma_v2_01_c\data
在該文件夾中會有一個重要的文件。xps_central_dma_v2_1_0.mpd,xps_central_dma_v2_1_0.pao.
這兩個文件的作用在於,對外部埠做了定義,其次對編譯的文件,編譯的順序做了規定。可是當你修改的時候需要嵌入一個FIFO,DSP時該怎麼辦呢?我們知道這些核的存在形式往往是ngc或者edn等。這是後就要歸功於一個bdd文件了。例如plbv46_pcie_v2_1_0.bbd。其內容如下:
################################################################################
##
## Copyright (c) 1995-2002 Xilinx, Inc. All rights reserved.
##
## opb_pci.bbd
##
## Black Box Definition
##
################################################################################
Files
afifo_16x136.ngc, dpram_36_512.ngc, dpram_36_512_32.ngc, dpram_36_1024.ngc, dpram_136_512.ngc, dpram_70_512.ngc, fifo_37x512.ngc, fifo_37x512_32.ngc, fifo_136x16.ngc, fifo_136x512.ngc, fifo_70x16.ngc, fifo_70x512.ngc, fifo_72x512.ngc, fifo_70x32.ngc, fifo_71x512.ngc
這就說明在PCIE中用了這麼多的"核"。其次,還要注意的一點是devl 文件夾。往往生成IP核的時候會產生這麼一個文件夾。這個文件裡面是一個ISE工程。其實ISE早就為你準備好了,只是沒有明確告訴你而已。 正確的利用這個工程吧。你會得到驚喜的。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴