高密度憶阻交叉陣列中2D材料的晶圓級集成

研究背景

將二維（2D）材料集成到固態電子器件和電路中有助於擴展摩爾定律，並允許製造超越CMOS（互補金屬-氧化物-半導體）的先進產品。雖然已經演示了各種2D材料的晶圓級合成，但是大多數電路應用相對簡單（例如邏輯門或傳感器），並且依賴於非常大的器件（例如溝道大於100 μm的電晶體）。近來，已經成功地製備了使用2D半導體作為溝道材料的小型（<100 nm）電晶體，但是這些器件是孤立的，還沒有應用報導。在為複雜應用開發高密度電子電路時，使用2D材料的主要限制是器件成品率低且器件間變化大。在憶阻器中使用2D材料可用於信息存儲和神經形態計算，具有高熱穩定性，閾值和雙極電阻開關（RS）共存，增強、抑制和弛豫的高度可控性以及出色的機械穩定性和透明度。然而，這類憶阻器通常是通過機械剝離製備的，沒有成品率和器件間變化的報導，並且很少展示其電路應用。

成果介紹

有鑑於此，近日，蘇州大學功能納米與軟物質研究院Mario Lanza教授團隊研究表明可以使用六方氮化硼（h-BN）作為電阻開關材料來製備高密度憶阻開關陣列，並用來模擬人工神經網絡，用於圖像識別。使用化學氣相沉積法沉積多層h-BN，並且陣列顯示出高成品率（98％），低的周期間變化（1.53％）和低的器件間變化（5.74％）。根據所使用的電極材料（Au用於雙極開關，Ag用於閾值開關）以及特性（例如大的動態範圍和10-21焦耳量級的開關能量），這些器件表現出不同的開關機制，使其適合用於神經形態電路。文章以「Wafer-scale integration of two-dimensional materials in high-density memristive crossbar arrays for artificial neural networks」為題發表在頂級期刊Nature Electronics上。

圖文導讀

圖1. 材料表徵和交叉陣列製備。（a）具有Au/h-BN/Au憶阻交叉陣列的2英寸晶圓的照片。（b）SEM圖像。（c）AFM形貌圖。（d）橫截面TEM圖像。（e）小面積CAFM成像。（f）h-BN晶疇內代表性導電點的橫截面。（g&h）電流-時間（I-t）曲線。（i-l）隨機電報噪聲分析。

使用CVD生長的大面積多層h-BN並將其轉移到2英寸SiO2/Si晶圓上，以構造具有垂直Au/h-BN/Au和Ag/h-BN/Ag結構的憶阻交叉陣列（圖1a-c）。h-BN顯示出層狀結構，其中嵌入了原子寬度（<1 nm）的天然缺陷，這些缺陷垂直傳播並形成滲透路徑（圖1d）。通過透射電子顯微鏡（TEM）和導電原子力顯微鏡（CAFM）測量的缺陷平均密度分別為~150點µm-1和~250點µm-2（圖1d-f）。通過在CAFM尖端局部地施加恆定的電壓應力，觀察到：（1）導電點顯示出特徵性的隨機電報噪聲信號，表明大量的電荷俘獲和去俘獲（圖1g，i和j）；（2）絕緣區域的擊穿時間更長，而且是不可逆的。當在器件水平進行類似測試時，觀察到的隨機電報噪聲特性與導電點處相似（圖1h，k和l），證明整個器件的電學特性受局部缺陷控制。

圖2. h-BN憶阻器中的雙極RS及其在神經形態計算中的應用。（a）單個Au/h-BN/Au憶阻器在120個周期內測得的代表性I-V特性。（b）PVS序列（5.8 V/1 ms）顯示兩個LRS之間的模擬開關。（c）在0.1 V下測得的I-t曲線表明，模擬轉變期間的電導狀態是穩定的。（d）對於48個憶阻器，在1500個循環中測得的RHRS和RLRS的累積分布圖。（e）1 mA電流限制下，48個器件的設置電壓和復位電壓的累積分布。（f）1 μA電流限制下，16個器件的設置電壓和復位電壓的累積分布。（g）易位訓練多層感知器的MNIST數據集模擬結果。（h）64×64交叉陣列電路的器件電導統計示例。

最初，所有Au/h-BN/Au憶阻器在3 V至8 V的電壓範圍內均表現出獨特的電鑄過程。此後，器件在高電阻狀態（HRS）和低電阻狀態（LRS）之間表現出穩定的非易失性雙極RS。根據設置轉變期間使用的電流限制（ICC），可以調控LRS中Au/h-BN/Au的電阻，對於 I CC=1 μA則ILRS/IHRS>10，而對於 I CC=1 mA則>106（在-0.1 V時讀取），所有電阻狀態均隨時間穩定。當使用 I CC=1 μA時，器件顯示出非常低的工作電流，在HRS中為0.2 pA至1 nA，在LRS中為10 nA至500 nA，這會大大降低潛電流，並使其可用於高性能神經形態電路。施加脈衝電壓應力（PVS）序列允許在不同的電阻狀態之間進行模擬轉換（圖2b），在200 nS至40 mS範圍內，可以觀察到＞25個穩定的中間電導狀態。這種從未在2D材料基憶阻器中見過的行為是一個非常重要的功能，可以將基於h-BN的憶阻交叉陣列用於神經形態應用。

總共測量了104個Au/h-BN/Au器件，成品率~98%。統計分析了在48個器件中收集的＞1500個電流-電壓（I-V）曲線，並量化了設置電壓（VSET）和復位電壓（VRESET）的周期間和器件間變化（圖2d）。單個器件中的周期間變化是細絲RS的隨機性造成的，而器件間變化是製備過程中樣品的不均勻性引起的。對於 I CC=1 mA，觀察到 V SET和 V RESET的最小周期間變化分別為2.02％和9.61％，而考慮所有48個器件時，器件間變化分別升至6.06％和29.07％（圖2e）。當 I CC降低至1 μA時，觀察到 V SET和 V RESET的最小周期間變化分別為1.53％和6.21％，並且對於16個器件而言，器件間變化升至5.74％和12.37％（圖2f）。

為了研究在神經形態計算中的潛力，對基於交叉電路的多層感知器網絡進行建模。由於外圍電路開銷較小，交叉陣列的線性尺寸增加通常會導致更好的物理性能。但是，這也會導致更嚴重的半選幹擾，使得分類精度變差，如圖2g中的仿真結果所證實。由於在復位開關中觀察到的變化較大，因此考慮了以下情況（標記為「C3」）：交叉電路中的所有器件在調諧前都初始復位為低電導狀態。與具有隨機初始電導狀態的情況（標記為「C2」）相比，調諧算法的這種修改減少了復位調諧脈衝的數量，因此導致較小的平均調諧誤差並提高了分類精度，尤其是對於較大的存儲陣列（圖2g和h）。最重要的結果是，由於器件的變化，合理尺寸（128×128）交叉陣列的分類準確率僅下降~0.5％，可以達到最佳分類精度（98.02％）的0.8％以內。此外，仿真結果表明，如果設置開關的變化較大，例如類似於復位開關（標記為「C1」），則無法實現如此高的精度。請注意，許多現代憶阻器的幾微安量級工作電流是實現混合信號神經形態推理加速器的另一個主要挑戰。較高的器件電流會導致傳感電路的能量和面積開銷更大，並且還可能導致交叉線路之間的電壓降不可忽略，這會大大降低點乘運算的精度。由於所展示的電流動態範圍廣，因此可以在納安級範圍內選擇開發的Au/h-BN/Au憶阻器中的工作電流，更適合混合信號電路。

圖3. h-BN憶阻器中的閾值型RS行為。（a-d）Ag/h-BN/Ag憶阻器的閾值型RS特性。（e）在ICC=1 mA下，在Ag/h-BN/Ag憶阻器中測量的閾值型RS特性。（f）使用快速交流脈衝測量進行tSET的統計計算。（g）Ag/h-BN/Ag憶阻器的耐久性測試，顯示>2000個工作循環。（h）在不同脈衝幅度下，150 nm×150 nm Ag/h-BN/Au閾值憶阻器中增強和弛豫的可再現多級操作。（i）一個周期的放大圖。

為了進一步探索金屬/h-BN憶阻器件中的易失性閾值RS，Ag已用作編程器件的有源頂部電極。閾值RS器件在高密度三維存儲器交叉陣列中至關重要，因為它們可以有效地抑制潛電流路徑。使用Ag電極的h-BN憶阻器對於不同的ICC（可以低至110 fA）也表現出出色的閾值型RS（圖3a-d）。此外，圖3e顯示了出色的開關斜率，<0.09 mV dec-1，ILRS/IHRS高達1011。設置轉變期間的功耗（PSET）可以低至44 fW。通過施加5 V/2 µs脈衝，從統計上發現設定時間（tSET）為~200 ns（圖3f）。然後，可以將圖3f中的每組設置轉變的能耗（ESET）計算為20 fJ。應該強調的是，當使用ICC=110 fA（圖3a）和 I CC=1 pA（圖3b）時，半導體參數分析儀的較高電噪聲（>1 nA）不允許測量tSET。但是，可以使用圖3f中獲得的開關時間為 I CC<1nA估計ESET。因此，圖3a-c中的ESET可能分別小至~8.8 zJ，~120 zJ和~80 aJ，接近室溫下的基本熱能（kBT~4.1 zJ）。如此低的能耗無疑可以將這些Ag/h-BN/Ag憶阻器用作整合放電的人工神經元，以實現節能的尖峰神經形態硬體。

閾值RS的良好穩定性通過施加PVS證明，在超過2000個循環後仍未退化（圖3g）。不同幅度的PVS應用也表明，Ag/h-BN憶阻器件可以在不同電流水平下可靠地運行，並且弛豫過程是高度可控和可再現的（圖3h）。弛豫時間隨著脈衝幅度的增加而增加，並且器件的特性可以通過指數衰減函數（圖3i）來擬合。

圖4. 納米級交叉和納米點憶阻器的RS特性。（a）150 nm×150 nm Au/Ag/h-BN/Au憶阻器的SEM俯視圖。（b）觀察到的閾值型RS。（c）脈衝耐久性測試。（d）六個不同憶阻器件的脈衝耐久性測試，顯示出器件之間的差異非常小。（e）h-BN表面上納米點狀Ag電極的AFM形貌圖。（f）納米點的FWHM橫截面。（g&h）Ag/h-BN/Pt和Pt/h-BN/Pt納米點憶阻器的閾值型RS特性。

當Ag/h-BN/Au憶阻器的尺寸減小至150 nm×150 nm時（圖4a），I-V曲線和PVS序列顯示出超過80000個循環的穩定閾值型RS（圖4b和c），並且器件間變化小（圖4d）。最後，在具有納米點狀頂部電極的Ag/h-BN/Pt和Pt/h-BN/Pt憶阻器中進行了極端的尺寸縮小分析（圖4e和f）。Ag/h-BN/Pt器件比使用Pt頂部電極的器件顯示出更低的VSET和更高的開關斜率（圖4g和h），與施加恆定電壓應力時觀察到的較低介電擊穿時間一致。該實驗表明，閾值型RS由頂部電極中金屬離子的滲透控制。

總結與展望

本文報導了高密度Au/h-BN/Au憶阻器交叉陣列的製備，其成品率達到98％。這些器件在較大的電導動態範圍內（從200 nS至40 mS）表現出模擬開關，超低的周期間變化（低至1.53％）和出色的獨立器件間變化（低至5.74％）。基於混合信號Au/h-BN/Au憶阻硬體的異位訓練MNIST圖像分類器的仿真結果表明，測得的I-V均勻性足以匹配理想軟體實現的精度。此外，當使用Ag電極時，h-BN憶阻器在zJ量級下表現出具有超低開關能量的多級閾值型RS，並且具有非常穩定的弛豫過程，這使其有望在尖峰神經形態硬體中應用。本文的研究工作朝著開發2D材料基高密度電子電路邁出了重要的一步，並有助於加快2D材料在半導體生產線中的布局。

文獻信息

Wafer-scale integration of two-dimensional materials in high-density memristive crossbar arrays for artificial neural networks

(Nat. Electron., 2020, DOI:10.1038/s41928-020-00473-w)

文獻連結：https://www.nature.com/articles/s41928-020-00473-w