摘 要：分析了電源噪聲濾波器的基本原理，並對一個電源噪聲濾波器實例進行了優化設計，經測試表明該濾波器對10 kHz以上的電網噪聲衰減效果能達到27dB，對1 MHz的噪聲衰減效果能達到80dB。
關鍵詞：電源噪聲，濾波器，設計，測試
Abstract: According to the basic elements of the Power Noise Filter, we optimize an example to prove its function. The result shows that that filter can weaken noise above 100 kHz by 27dB.
Keywords: Power Noise, Filter, Design, Test
0引言
現代社會中電子、電力電子、電氣設備的應用越來越廣泛，這些設備一方面既給人們的生活帶來了極大的便利，同時它們在運行中所產生的高密度、寬頻譜的電磁信號充滿了整個空間，形成複雜的電磁環境，使得對電子設備的電磁兼容性的要求也在不斷的提高。【1】
電子設備在電磁噪聲幹擾的作用下有多種表現，在模擬電路中可以引起信號波形的畸變失真，信噪比變壞，嚴重時信號甚至會完全被電磁幹擾所淹沒。噪聲幹擾也會使得數字電路系統中的誤碼率上升，邏輯電平紊亂，降低系統信息的可靠性，極端情況下將導致失控或誤控操作的嚴重後果，危及到人身安全。
近年來推廣採用的抑制電網噪聲的電源噪聲濾波器技術，具有結構簡單、體積小、濾除噪聲效果好等諸多優點，能夠有效的抑制電網噪聲，增強電子設備對噪聲幹擾的抗幹擾能力。例如符合德國VDE標準的電源濾波器對30 kHz～30MHz範圍內的噪聲插入損耗能夠達到20～100dB。
1電源噪聲濾波器的基本結構及原理
電源噪聲屬於電磁幹擾中的一種，其噪聲頻譜範圍一般是在10kHz到30MHz之間，最高噪聲頻率可達150MHz【2】。從示波器對電網電壓的直接觀測中可以明顯看出，市電並非是純淨的50Hz理想正弦波，而是在工頻上疊加了各種頻率噪聲幹擾的正弦波。
從廣義範圍上來看，電源噪聲濾波器所起的作用相當於是一個由電感、電容組成的無源低通濾波器，它能夠將市電中的工頻部分無衰減地傳輸到後級電路中去，同時大幅度衰減或完全濾除由電源輸入端引入市電中的幹擾噪聲，並能阻止電子設備產生的幹擾噪聲通過電源線反串入電網中，汙染了初級的電源環境。
不同結構形式的電源噪聲濾波器的主要區別在於電容與電感的連接方式不同，電路結構通常所採用的方式有π形、T形及L形，有些情況下還可以採用它們間的組合來增強濾波效果【3】。
電源噪聲濾波器的效率不僅要考慮其基本結構，而且還要進一步考慮其所連網絡兩端的阻抗大小，並根據源阻抗及負載阻抗的不同依照阻抗最大失配原則來選擇正確的接法，兩者阻抗差別越大，濾波器的濾波效果也就越好。【4】
對於實際電網中存在的差模幹擾和共模幹擾兩種噪聲幹擾，由於具有不同的幹擾特點，電源噪聲濾波器中一般需要採用不同的結構來對兩種噪聲幹擾分別進行抑制。最基本的差模幹擾濾波電路就是在扼流圈之前，即在相線和中線之間跨接電容。最基本的共模幹擾濾波電路是在電源線的相線和中線上均串入扼流圈，而且分別通過接電容至地，如圖2(b)所示。
但是無論是對於共模濾波電路還是差模濾波電路，在設計中一般都要考慮設計成共軛濾波器的形式。因為這樣的結構對於工頻電壓來說，任何時候電源線之間的電流都是大小相等，方向相反的，磁芯中的磁通相互抵消而不呈現阻抗，避免了因為濾波器的引入而在電源端產生附加的壓降。
2 電源噪聲濾波器的電路設計
電源噪聲濾波器最主要的性能參數就是濾波器的插入損耗，即插入電源噪聲濾波器後噪聲幹擾的衰減程度，這也是在實際設計和使用電源噪聲濾波器中最需要考慮的因素之一。一般可以用電壓幅值的比值來計算表示插入損耗，其值越大，表示濾波器抑制噪聲幹擾的能力越強。
電源噪聲濾波器在設計使用時另一項需要引起注意的參數是流過濾波器中漏電流的大小，出於安全角度的考慮，漏電流的值要儘可能的小。按照使用場所的不同，在可行動裝置上的濾波器的漏電流值應小於1mA，對於裝在固定位置且接地設備上的濾波器，漏電流值應小於3.5mA。【5】
按照電源噪聲濾波器的基本原理：
在設計中考慮到普通電源噪聲濾波器對浪湧電壓的抑制能力較差，特別是當浪湧電壓上升緩慢且寬度較大時，容易出現阻抗不匹配，使電感線圈達到磁飽和，所以在電源噪聲濾波器輸入端增加了一個壓敏電阻R1以抑制浪湧電壓（也可選用半導體材料浪湧電壓抑制管，效果會更好一些）。
電路的第一級是採用差模濾波電感LC1、LC2和差模濾波電容CX1組成的差模幹擾濾除迴路。由於差模電容CX1的作用，差模幹擾電流將通過電容流回電源線而不流入電子設備中。在後級電路中為進一步濾除殘餘的差模幹擾，又分別並聯兩個差模電容CX2、CX3以加強濾波效果。差模電容使用的類型是陶瓷電容，考慮到其上的實際電壓值是額定交流電壓和電磁幹擾峰值電壓的疊加值，因此要求差模電容有足夠高的耐壓值，一般不低於630VDC。電容容量值可按照所抑制的噪聲電壓頻率下限值來確定，其值越大，濾波器的插入損耗也就越大。
差模電感中鐵芯使用的是金屬粉壓磁芯，因為其初始磁導率受頻率影響小，高頻工作下損耗大，直流重疊特性好，大電流應用時電感量也不會大幅度下降，且適用頻率範圍較低。依流過電感的電流值不同，設計中的電感值可以取為幾mH～幾十mH。
為了加強對共模噪聲的抑制，後級電路中的共模濾波電路設計成了兩級相同的濾波結構，LD1、CY1、CY2和LD2、CY3、CY4。這樣做一方面可以使得共模幹擾更加充分地被濾除，另外一方面使用兩級結構的濾波電路，可以使得電源噪聲濾波器內部保持在相對穩定的阻抗點上，減少負載及源阻抗對電源噪聲濾波器的影響，提高其對強噪聲幹擾的抑制能力。
雖然兩級共模濾波電路的電路結構完全相同，但是兩者的元件參數選擇並不同，有所考慮的是通過選取合適的不同參數，使得電源噪聲濾波器對不同頻率範圍內的共模噪聲幹擾都能兼顧取得良好的濾除效果。
電路的兩個共模扼流圈LD1和LD2，一般都選用損耗低且導磁率高的鐵氧體磁芯。主要是因為流過扼流圈中的共模電流的磁通方向相同，因此扼流圈對共模信號呈現較大的感抗，從而起到濾除共模信號的作用。共模扼流圈的電感值也需要按照濾波器的額定電流大小來考慮，適當增加電感值可以改善低頻噪聲端的衰減特性。
設計中共模電容的類型仍是陶瓷電容，由於控制其值的大小，就可以控制流過濾波器中漏電流的大小（漏電流 ， -電源頻率， -電源電壓）【6】，因此共模電容也就是在設計時控制流過電源噪聲濾波器漏電流的主要手段。一般為了減少漏電流，共模電容量不得超過0.1μF。
抑制低頻噪聲時，理論上電源濾波器的電感和電容的參數選的越大，濾波效果越好。但在實際應用中，容量大的電容一般寄生電感也大，自諧振頻率低，對高頻噪聲的去耦效果差，而電感值越大電感的體積也越大，所以在設計時應權衡各種因素的影響，確定合適的參數。
差模部分的參數選擇可以在設計時先確定差模電容CX1的值，然後再根據截至頻率fO按照公式
來計算差模電感的取值。對於共模部分的參數選擇，可以先按照設計時漏電流的大小選定共模電容的取值，然後再按照下面的公式來計算共模電感的選值。
濾波電路參數選定後，必須驗證參數選取的是否合適，以保證電源噪聲濾波器的自諧振頻率遠小於所要濾除的噪聲頻率，否則電源噪聲濾波器不僅不能夠起到抑制噪聲幹擾的作用，而且很有可能會放大噪聲幹擾。當電感的等效電阻很小時，電源噪聲濾波器的自諧振頻率可以按照下式來大致計算。
3 電源噪聲濾波器的仿真分析
為了從理論上對濾波器進行更加詳細的分析，在PSPISE環境下對上述設計的電源噪聲濾波器電路中差模噪聲的抑制能力進行了仿真分析，仿真中所使用的元器件參數都是按照實際電路中的實測值來進行的，並且設源阻抗和負載阻抗均為理想情況下的50Ω。
首先分析了電源噪聲濾波器差模衰減特性，即電源噪聲濾波器輸出信號電壓幅值隨輸入信號頻率的變化的衰減程度。仿真分析時使用的電壓值是市電的半峰值110V，電源噪聲濾波器對於50Hz左右處的工頻信號的衰減幅度很小，而濾波器的3DB點位置大概在180Hz處左右，當頻率上升到2KHz的時候，信號衰減已達20dB以上。
為了更加充分的說明濾波器的濾波效果，對濾波電路進行了在電源波動情況下模擬噪聲輸入的仿真分析，按照實際的噪聲幅值，即在110V/50Hz的正弦波基礎上疊加了5V的50kHz、150kHz和1MHz的正弦波幹擾作為被汙染了的市電，對比輸入輸出波形，以觀察電源噪聲濾波器的輸出濾波效果。通過分析，可以在圖5的仿真結果中明顯看出輸入的噪聲幹擾在輸出處基本上都被濾除了，但是輸入和輸出之間存在一定的相移，這可能是因為濾波器中存在非阻性元件引起的。
4 電源噪聲濾波器的實際測試結果分析
對設計的電源噪聲濾波器輸入頻率在10Hz～2 MHz之間幅值為20V（信號發生器的最大值）的正弦波，用Textronix－Tds220型示波器觀測輸出信號的變化，分析濾波器對差模噪聲抑制的效果。將測試後得到的數據繪製成圖，得到如圖6所示濾波器電路的實際頻響特性曲線。
分析實際測得的數據，在工頻處的信號衰減幅度不大，濾波電路的3DB點在370Hz左右，當頻率上升到10kHz時，輸出信號衰減了27dB，對1MHz差模噪聲幹擾的衰減能達到80dB以上。將圖4和圖6的結果直接進行比較，兩者大體上是吻合的。
對於實測截至頻率比理論值大的原因主要有兩點考慮：①實際元器件和理想器件相比有分布參數，電路板上布線也有分布參數，可以將部分輸入信號耦合到輸出端，所以頻響曲線向高頻端移動；②測試電路時未將濾波器做屏蔽，而周圍環境中有許多電磁噪聲幹擾的影響，使濾波器輸出的噪聲分量增加，導致測得數據偏大。
同時為了進一步比較我們所設計的電源噪聲濾波器的濾波效果及性能，我們選用了市售的DENSEI-LAMBDA的MB1236型電源噪聲濾波器作為參考對象。
可以看出，市售的電源噪聲濾波器，其1MHz差模噪聲幹擾的衰減為60dB，而本設計中濾波器對1MHz差模噪聲幹擾的衰減能達到80dB以上，這表明本設計中的濾波器具有一定的比較優勢。可以明顯的看出，本設計中的濾波器的抑制範圍要比市售濾波器大的多，抑制效果也更加地明顯。
但是要將設計出來的電源噪聲濾波器投入實際的使用中，還要考慮到更多的因素。首先要用金屬將整個電源噪聲濾波器全部包起來，屏蔽外界的噪聲幹擾，同時也能防止濾波器對外產生幹擾，其次要將電源噪聲濾波器固定安裝在設備上，否則當內部導線晃動時， 容易再次引入電磁幹擾降低濾波性能，第三要儘量濾波器的接地點和設備取得一致，否則濾波器的洩漏電流和噪聲電流在流經兩接地點的途徑時，會將噪聲引入設備內的其它部分。
為了達到較好的濾波效果，所設計的電源噪聲濾波器使用的電感值選取的比較大，對於實用化來說是偏高了。如果要將電感值降低，並且同時不影響到濾波器的濾波效果的話，可以考慮在濾波器前端再增加一級隔離變壓器以增強濾波器的濾波能力，保證降低電感值時不會影響到濾波器對噪聲幹擾的抑制能力。
5 結束語
本文分析了噪聲濾波器的基本原理，以及共模濾波電路和差模濾波電路的基本結構。通過PSPICE對所設計的濾波電路進行了設計優化，對所設計的濾波電路的測試結果表明濾波器有較強的濾波能力。對於10KHz的噪聲衰減效果能達到27dB，1MHz噪聲幹擾的衰減能達到80dB以上，可廣泛用於電子測量儀器、計算機機房設備、開關電源、測控系統等領域。
參考文獻：
1.李雲.電源噪聲濾波器的基本原理與應用方法[J],電源技術應用，2001，4(8):372.
2. 龐志鋒，張蘇英.電源噪聲濾波器設計與應用[J]，《電子測量技術》，2000(1)， 28.
3.吳雪予，.抗EMI濾波器設計與應用原理[J]，磁性材料及器件，1999，30(5):27.
4.周立夫，林明耀.EMI電源濾波器的設計和仿真分析[J]，低壓電器，2004，4，9.
5.沙佔友.EMI濾波器的設計原理[J]，電子技術應用， 2001，27(5):46.
6.胡學芝.電源濾波器和電磁幹擾濾波模塊及應用[J],低壓電器，2000(6)，54.