由於能小縮減輸出電容器和感應器尺寸從而節省板空間，具有更快轉換頻率的直流-直流(DC/DC)轉換器正變得越來越受歡迎。而另一方面，由於處理器內核電壓降至1V以下，任務周期縮短了，在更快頻率下很難獲得低電壓，使得負載點電源的需求不斷增加。
本文引用地址：http://www.eepw.com.cn/article/174797.htm很多電源IC供應商都在積極地推銷號稱能節省空間的更快的DC/DC轉換器。一個DC/DC轉換器能夠以1MH在甚至2MHz的頻率轉換，這聽起來似乎很不錯，但是在考慮電源系統的時候，不能光看到尺寸和效率。下面我們來看幾個例子，這幾個例子都顯示了轉換頻率更高時的優點和缺點。
選擇一個應用
我們設計並構建了三種不同電源來展示高速轉換頻率的利弊。這三種電源的輸入電壓都是5V，輸出電壓都是1.8V，輸出電流3A。這是DSP、ASIC和FPGA等性能處理器的通用要求。為了限定濾波器設計和性能，允許的波紋電壓設在20mV，大約是輸出電壓的1%;峰至峰感應器電流設為1A。
我們來對比一下這三種頻率分別為的350, 700和1600 kHz的電源的利弊。三種方案都使用頻率1.6 MHz、低電壓、帶MOSFET的TPS54317型3 A同步降壓DC/DC轉換器作為調壓器。
TPS54317產自德州儀器，具有可編程頻率和外置補償，專門用於高密度處理器電源負載點應用。
選擇感應器和電容器
感應器和電容器都是依照下面的簡單公式來選擇的：
Equation 1:
V = L x di/dt
Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs)
where: ΔI = 1 A peak-to-peak; D = 1.8 V/5 V=0.36
等式1：
V = L x di/dt
Rearranging: L ≥ Vout x (1-D)/(ΔI x Fs)
此處 ΔI = 1 A峰至峰; D = 1.8 V/5 V=0.36
等式2:
I = C x dv/dt
Rearranging: C ≥ 2 x ΔI/(8 x Fs x ΔV)
此處 ΔV = 20 mV, I = 1 A 峰至峰
等式2中假定使用了一個有可忽略串聯電阻的電容器-陶瓷電容器即是如此。由於它的低電阻和小尺寸，三種方案都選用了陶瓷電容器。上面等式2中2的乘數是隨DC偏置出現的電容降，因為這一影響沒有算在大多數陶瓷電容器的數據表內。
圖1的電路用來評估測試臺上每個方案的性能
圖1：TPS54317參考示意圖
在示意圖中沒有數值的元件就是在各個方案中被更改的元件。輸出濾波器由L1和C2組成。三種方案中所有這些元件的數值都在表格1中列出，並根據上面等式結果來選擇。
表格1：頻率分別為350kHz, 700kHz,和1600 kHz時的電容器和感應器選項
必須注意，隨著頻率的增加，每個感應器的DC電阻會減小。這是因為圈數越少所需的銅線長度就越小。誤差放大器補償元件則根據每個轉換頻率而單獨設計。本文暫不討論如何選擇補償數值。
最小啟動時間
數字轉換器-數字轉換器集成電路(IC)在最小可控制啟動時間上有限值，即脈寬調製(PWM)電路可獲得的最窄脈寬。在降壓轉換器中，場效應電晶體(FET)在一個轉換周期內處於開啟狀態的時間比成為任務周期，等於輸出電壓和輸入電壓之比。
上面例子中的TPS54317型轉換器任務周期為0.36 (1.8V/5.0V)，最小啟動時間為數據表中所示的150ns(最大值)。可控制脈寬的限制產生了可獲得的最小任務周期，根據等式3可以很容易算出來。一旦知道了最小任務周期，就可以計算出最低可獲取輸出電壓，如等式4和表格2中所示。最低輸出電壓也受到轉換器參考電壓限制，TPS54317的最低輸出電壓為0.9V。
等式3:
最小任務周期=最小啟動時間x 轉換頻率
等式4:
最低輸出電壓=輸入電壓x 最小任務周期(受TPS54317參考電壓限制)
表格2：最小啟動時間為150ns時的最低輸出電壓
此處可以在1.6MHz轉換頻率的情況下產生1.8V的輸出電壓。但是，即便頻率是3MH在，最可能低的輸出電壓也會被限制在2.3V。還有個方法就是降低輸入電壓或者降低頻率。在選擇轉換頻率之前，最好檢查一下DC/DC轉換器數據表，以確保一個最小可控制啟動時間。
脈衝跳躍
如果DC/DC轉換器不能以足夠快的速度消除柵極脈衝以保持所需的任務周期，就會產生脈衝跳躍。電源會試著調節輸出電壓，但是波紋電壓會隨著脈衝的進一步分離而增大。由於脈衝跳躍的原因，輸出波紋會顯示出分諧波成分，由此可能產生噪音。而由於IC可能不會對一個大的電流尖峰作出反應，也有可能電流限制電路不能繼續正常工作。有時由於控制器沒有正常工作，控制迴路可能也會不穩定。最小可控制啟動時間是一個很重要的因素，因此最好要核對DC/DC轉換器數據表中的規格，以確認獲得最好的頻率和最小啟動時間組合。