手機中國聯盟 發表於 2020-04-20 10:06:11
閃億半導體的該項專利,在計算神經網絡時,呈陣列排布的多個存儲單元中,任意N條第一信號線和任意M條第二信號線限定的區域均可以作為一個存儲陣列,從而大大增加存算一體化電路中的存儲陣列數量以及各存儲陣列大小的靈活性,進而增加所能計算的神經網絡的神經元層數目範圍以及每個神經元層內的節點數目範圍。
集微網消息,在前不久舉辦的國際電子器件大會(IEDM)上,閃億半導體提出了一種新型的存算一體Soc晶片,應用了人工突觸憶阻器技術,在實現深度神經網絡模擬計算的同時,可極大地降低人工智慧模塊的成本,將在未來的物聯網生態中發揮重要作用。
隨著人工智慧技術的快速發展,神經網絡廣泛應用於圖像、語音、文本等信號識別領域中。在完整的神經網絡中通常包含多個神經元層,每層的任意相鄰神經元都通過全連接或者卷積進行大規模的數據計算與傳輸。為滿足這種快速的數據交互,需要打破傳統的「馮諾依曼架構」,進行存算一體化,以實現計算速度和存儲信息傳遞速度的匹配。現有的存算一體化電路中,計算神經網絡的模塊往往由存儲器陣列組成,待處理的信號被輸入到存有權重參數的存儲器陣列裡進行處理,每個存儲器陣列相當於一個神經元層。然而在這種電路結構中,串聯的存儲器陣列形式導致神經網絡的神經元層數目範圍和每個神經元層內的節點數目範圍受限,限制了存算晶片的運算效率提高。
為解決這一問題,杭州閃億半導體有限公司於2019年2月26日提出了一項名為「一種存算一體化電路及神經網絡的計算方法」的發明專利(申請號:201910142299.7),申請人為杭州閃億半導體有限公司,該專利中主要提供了一種存算一體化電路以及神經網絡的計算方法。
圖1 存算一體化電路結構圖
為適應更多的神經網絡架構,此專利提出了圖1所示的存算一體化電路,包括多條沿行方向延伸的第一信號線10以及多條沿列方向延伸的第二信號線20,分別表示平面垂直的兩個方向。呈陣列排布的多個存儲單元30構成存儲陣列,其中每個存儲單元連接到對應的行列信號線上,用於存儲其輸入端到輸出端的
計算參數。圖1右側為浮柵場效應電晶體(FG-MOSFET),可以用作存儲單元,在此電路結構中,還包括多個沿行方向的第三信號線,並與第一信號線一一對應,用於控制對應存儲單元與第一、二信號線的選通狀態,即控制電晶體開關源極和漏極的導通狀態。
圖2 信號處理結構圖
圖2表示存算一體化電路計算神經網絡時的每個存儲單元的信號處理過程,輸入數據由第一信號線進入計算單元,其結果由第二信號線計算輸出,當電路工作時,通過打開對應的第三信號線選通該存儲單元,從而實現該區域存儲的權重參數的計算。而當其他存儲單元計算權重參數時候,通過關閉此單元的第三信號線,從而避免其它區域存儲單元對所述存算一體化電路的計算結果造成影響。
此專利中提出的存算一體化電路在計算神經網絡時,呈陣列排布的多個存儲單元中,任意N條第一信號線和任意M條第二信號線限定的區域均可以作為一個存儲陣列,從而大大增加存算一體化電路中的存儲陣列數量以及各存儲陣列大小的靈活性,進而增加所能計算的神經網絡的神經元層數目範圍以及每個神經元層內的節點數目範圍。同時,如果電路結構中的存儲單元行數和列數越多,所能計算的神經網絡結構數量越多,電路結構優勢越明顯。
隨著深度學習不斷進入傳統行業,神經網絡的用途也越來越廣泛,因此閃億半導體提出的該項存算一體電路結構對人工智慧算法的硬體實現具有非常重要的作用,相信隨著憶阻器等半導體器件在技術上不斷突破,算法性能與硬體效率都能更上一層樓。
責任編輯:Ct
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴