由米勒電容引起的寄生導通效應，常被認為是當今碳化矽MOSFET應用的一大缺陷。為了避免這種效應，在硬開關變流器的柵極驅動設計中，通常採用負柵極電壓關斷。但是這對於CoolSiC™ MOSFET真的有必要嗎？
本文引用地址：http://www.eepw.com.cn/article/202004/412485.htm引言
選擇適當的柵極電壓值是設計所有柵極驅動的關鍵。藉助英飛凌的CoolSiC MOSFET技術，設計人員能夠選擇介於15-18 V之間的開通柵極電壓，從而讓開關擁有最佳的載流能力或抗短路能力。而柵極關斷電壓值只需要確保器件能夠安全地關斷。英飛凌建議設計人員將MOSFET分立器件的關斷電壓定為0 V，從而實現柵極驅動電路的簡化。
為此，本文將介紹一種易於重現的方法來表徵碳化矽MOSFET的敏感性，並報告利用CoolSiC™ MOSFET分立器件獲得的試驗結果。
圖1：米勒電容CGD在體二極體關斷期間的影響。
寄生導通效應
柵極的電感和電容反饋可能導致半導體開關意外導通。但如果使用了碳化矽MOSFET，通常考慮的是由米勒電容引起的電容反饋。圖1便解釋了這種效應。下管開關S2的體二極體續流負載電流IL，直至上管開關S1導通。當負載電流換向到S1後，S2的漏源極電壓開始上升。在本階段，不斷上升的漏極電位可通過米勒電容CGD拉高S2的柵極電壓。柵極關斷電阻試圖抵消並拉低電壓。如果該電阻的電阻值不足以拉低電壓，則電壓可能超出閾值水平，從而導致上下管直通，增加開關損耗。
直通現象的風險和嚴重程度通常取決於特定的運行條件和測量硬體。最危險的運行條件是母線電壓高、電壓急劇上升和結溫高。這些條件不僅導致柵極電壓更大幅度地上升，還會降低閾值水平。在硬體方面，最主要的影響因素包括與CGD平行的電路板寄生電容、與CGS平行的外部電容、柵極關斷電壓以及柵極關斷電阻。
圖2：用於特性測試的硬體配置：上管開關S1作為「dv/dt發生器」，下管開關S2作為受試器件。實驗目的是找到能夠避免寄生導通的S2最大柵極關斷電阻。
特性測試平臺搭建和方法
設計人員經常研究特定半導體開關的柵極-電荷曲線，以了解其對寄生導通的敏感性。這種方式雖然足夠簡單直觀（只需大致查看數據表即可），但並不能針對特定應用得出真正有用的結論。其一大缺點在於，柵極電荷在本質上是靜態的，而寄生導通顯然是動態效應。因此，必須開展專門的特性表徵試驗，以在實際應用條件下，評估1200 V/45 mΩ CoolSiC MOSFET在TO-247 3引腳和4引腳封裝中的寄生導通特性。所有試驗均在柵極關斷電壓為0 V的條件下開展。
半橋評估板的配置如圖2所示。它本質上屬於換向單元，其中下管開關為被測器件，而上管開關用作dv/dt發生器。當上管器件導通時，下管器件的漏源極電壓不斷上升，導致產生柵極電壓dvDS/dt；並且，柵極關斷電阻越小，發生寄生導通的概率越低。本試驗旨在為給定的測試用例找到臨界柵極關斷電阻值。這種所謂的臨界柵極電阻是指，相比用0 Ω柵極電阻獲得的基準波形，導致Q*rr增大10%的電阻值。10%的閾值足以使我們獲得可靠的測量數據，但同時也足夠小，在大多數應用中可忽略不計（參見圖3）。
本文在不同溫度、不同負載電流和不同電壓斜率下開展試驗。後者利用上管開關S1的RGon進行調整。
圖3：在100°C下且RGoff值不同時，1200 V/45 mΩ CoolSiC MOSFET的波形示例。相比基準波形（黑色，0 Ω），其它波形的Q*rr分別增大10%（橙色；12 Ω）和40%（紅色；22 Ω）。
符號Q*rr表示以下三種電荷量之和：（1）體二極體的反向恢復電荷；（2）半導體器件、布局和無源器件的容性電荷，以及（3）由寄生導通產生的電荷。
特性測試結果結果
在零負載電流下進行測試意味著，被測器件的體二極體在開關動作之前沒有正向偏壓。未出現二極體恢復；瞬態動作僅僅是電容的充放電。在這種情況下，寄生電感中感應的電壓作用不大。因此，TO-247和TO-247-4引腳封裝的性能是相同的。
圖4概述了在電壓800 V、電流0 A的條件下獲得的測量結果。很明顯，為避免出現寄生導通，需要更小的RGoff，dvDS/dt越大，溫度就越高。值得一提的是，即使在50 V/ns和175°C的條件下，0 V的柵極關斷電壓也足以防止寄生導通。如果無法選擇足夠小的RGoff，則可以使用具有源米勒鉗位功能的驅動（如1EDC30I12MH）。
在較高的負載電流條件下，出現了從S2的體二極體到S1的MOS溝道的硬換流。由於存在二極體反向恢復和感應電壓，情況較為複雜。簡言之，有三種效應發揮作用：
1. 體二極體恢復使平均dvDS/dt變慢，緩解了寄生導通。
2. 換流迴路電感和器件輸出電容之間的振蕩會局部增加dvDS/dt，使情況更加嚴峻。
3. 假設採用標準TO-247封裝，S2的通用源極端子的負反饋導致柵極電壓降低，增加了抗寄生導通的強度。
顯然，上述效應的權重取決於實際的硬體配置。在使用應用於本文所述的所有試驗的評估板時，175°C和0 A是最關鍵的條件。因此，圖4突出顯示的無寄生導通的區域也適用於40 A測量——無論是TO-247封裝還是TO-247-4引腳封裝。
圖4：被測的1200 V/45 mΩ CoolSiC MOSFET臨界柵極電阻值與dvDS/dt的函數關係。測量結果是利用0 V的柵極關斷電壓在800 V和0 A下獲得的。虛線表示計算的趨勢線。
對高速開關應用的影響
如圖3所示，由電容導通引起的直通電流和體二極體的反向恢復電流很難區分開來。這兩種效應都能延緩或緩和瞬態電壓，並導致二極體側和開關側的開關損耗的增加。在要求開關速度最快的應用中，寄生導通就如不合適的續流二極體一樣，會對開關性能造成限制。
圖5所示為不同的碳化矽MOSFET技術在柵極電壓18/0 V的條件下運行時能實現的最小開通損耗。雖然不是所有器件都能在這樣的驅動條件下保持快速開關的特性，但結果證明CoolSiC MOSFET對寄生導通具有很高的抗擾度。
圖5：在800 V、15 A和150°C時，不同1200 V碳化矽MOSFET技術能實現的最小導通開關損耗。
被測器件的標稱通態電阻為60-80 mΩ，在柵極電壓18/0 V和柵極電阻4.7 Ω的條件下運行。為便於比較，還顯示了驅動電壓為18/-5 V時CoolSiC MOSFET的開關損耗。
結論
本文介紹了一種簡單的方法，來表徵功率半導體開關對由米勒電容引起的寄生導通的敏感性。我們利用CoolSiC MOSFET分立器件在800 V的母線電壓和50 V/ns的開關速度下進行試驗，結果表明，即使對於高速兩電平變流器而言，0 V的柵極關斷電壓也是可行的。在研究開關電壓僅為總線電壓一半的三電平電路時，情況得到徹底緩解。在這種情況下，無論柵極電阻值是多少，CoolSiC MOSFET幾乎都沒有寄生導通。
假設有一個良好設計的、柵漏極電容極低的PCB布局，這時英飛凌鼓勵電力電子工程師使用0 V的柵極關斷電壓來操作CoolSiC MOSFET分立器件。這有助於簡化柵極驅動的設計，同時保證性能不受影響。
參考文獻
[1] K. Sobe et al, 「Characterization of the parasitic turn-on behavior of discrete CoolSiC™ MOSFETs」, PCIM Europe 2019, Nuremberg, Germany, May 2018
[2] T. Basler et al, 「Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET」, PCIM Europe 2018, Nuremberg, Germany, June 2018
[3] Infineon AN-2006-01: 「Driving IGBTs with unipolar gate voltage」, Application Note, December 2005
[4] S. Jahdi et al, 「Investigation of parasitic turn-ON in silicon IGBT and Silicon Carbide MOSFET devices: A technology evaluation」, ECCE-Europe 2015, Geneva, Switzerland, September 2015
[5] Infineon AN-2017-44: 「1200V Highspeed3 IGBT in TO-247PLUS Evaluation Board」, Application Note (rev 1), November 2017