噪聲是電子設計中必須處理等信號之一，我們都知道放大器的噪聲有兩種類型：一種是外部噪聲，來源於放大器外部；另一種是內部噪聲，來源於器件本身，處理放大器的噪聲對於提升電子產品的性能至關重要，這裡我們以問答形式對放大器噪聲原理進行闡述，並闡述一些如何處理放大器噪聲等實用技巧。
Q1 [問：] 放大器的內部噪音如何進行精確測量？它和那些因素有關？在測試時需要注意那些問題？
[答：] 對於放大器的噪聲的測量，一般來講就是把放大器的輸入接0，輸出經過一個低通濾波器，然後用高精度的ADC來採樣做FFT，或者示波器看輸出的情況。
Q2[問：] 在判斷放大器的性能時，主要應參考哪兒個噪聲參數呢？
[答：]要考慮傳感器，電阻，放大器和ADC的各個噪音參數。
Q3[問：] 可否詳細介紹下放大器等噪聲原理？謝謝！
[答：]圖1所示為放大器噪聲模型。放大器噪聲分為兩類：一種是電壓噪聲（VX），另一種是電流噪聲（IX）。在實際電路中，放大器由許多電晶體組成，所有這些電晶體都有噪聲。幸運的是，所有電晶體的噪聲都可以折合到放大器的輸入端。
圖1
電壓噪聲規格在數據手冊中，通常以兩種方式表示，分別是
查看數據手冊中的噪聲特性時，必須了解它是被折合到輸入端還是輸出端。大部分放大器的噪聲特性被折合到輸入端，對於運算放大器數據手冊，這幾乎是默認的習慣算法。但對於其他類型的固定增益放大器（如差動放大器），噪聲可能被折合到輸出端。請注意，這種輸入噪聲會被放大器放大。例如，對於同相增益為10的放大器，輸出端的噪聲將是指標中給出的噪聲的10倍。一些電路配置的噪聲增益可能大於信號增益，反相配置就是一個很好的例子。信號增益為-1的反相配置，其噪聲增益實際上為2。為了確定實際噪聲增益，請將所有外部電壓源短路，同時可以將噪聲放大器的RTI噪聲看做出現在放大器正輸入端的噪聲，如果以這一假設分析電路，應當能夠確定噪聲所接受的增益。
儀表放大器的噪聲特性與運算放大器稍有不同，對於運算放大器，所有內部電晶體噪聲都可以折合到輸入端，換言之，所有噪聲源都會按增益比例縮放。儀表放大器則不然，電路中的一些噪聲會按增益比例進行縮放，其他噪聲則與增益無關，這裡與增益噪聲相關的噪聲量顯示為eNI，與增益無關的噪聲量顯示為eNO。數據手冊中有二者關係公式。
除電壓噪聲外，放大器還具有電流噪聲。如果輸入端有電阻，電流噪聲將與之相互作用，產生電壓噪聲。譬如，大多數源電壓具有一定的電阻。畢竟，將高阻抗信號源轉換為低阻抗信號源是使用運算放大器的原因之一。電流噪聲流經與放大器相連的電阻，產生電壓噪聲。一般來說，放大器的輸入偏置電流越高，則電流噪聲越高。
圖2顯示具有一定源電阻的電壓跟隨器配置，運算放大器的電流噪聲會與信號源電阻相互作用，在輸出端產生一定的額外噪聲。圖3顯示反饋路徑中的電阻如何與電流噪聲相互作用，電流噪聲流經反饋電阻的並聯組合，在輸入端產生一個額外噪聲源，然後此噪聲源經放大器放大到達輸出端。
圖2
圖3
圖3顯示反饋路徑中的電阻如何與電流噪聲相互作用
Q4 [問：] 用運放設計放大器時，如何估算其輸入輸出阻抗？希望能用實用的一些指標表達出來。其低噪跟放大倍數的關係？
[答：] 通常，對於運放器件，我們認為其輸入阻抗無窮大，輸出阻抗為0，（可以參考具體型號的數據手冊來查詢具體的數值）。所以電路的輸入輸出阻抗可以基於這個條件來計算。
噪聲方面，一般手冊裡給出的都是RTI的指標，就是從輸入端看到的噪聲，所以，輸出的噪聲都會被乘上放大倍數。
Q5[問：] 我用的事opa2350放大器，測輸入是乾淨的，輸出波形伴有200mv的雜波，可能是從哪裡傳入的？如果是旁邊的電阻或放大器本身產生的該如何避免。
[答：] 原因可能很多，但一般情況下不會有這麼大的雜波，建議你仔細檢查一下電路設置，尤其是增益配置，儘量將其配置成增益大於1，以提高電路的穩定性，如果是電阻熱噪聲大的話，可以考慮適當降低阻值，運放本身的特性是無法改變的。
Q6[問：] 如何降低器件的內部噪聲以及削弱外部噪聲？
[答：] 器件的內部噪聲改變不了，你可以通過選擇外部的帶寬來限制外部的噪聲
[Q7問：] 電容性傳感器和輸入放大器間的功率匹配和噪聲匹配低電容性傳感器工作在低頻時呈現很高的輸出阻抗，這就需要輸入放大器也具有高阻抗輸入特性，但高輸入阻抗又和低噪聲設計相矛盾，請問怎樣合理解決這個問題。
[答：] 您好，容性傳感器本身會根據其容值的大小，改善信號噪聲(kT/C),而運放輸入端本身沒有必要使用較大的阻抗，也可根據運放的帶寬加輸入濾波以改善噪聲。
Q8[問：] 我有一款利用 ad620和op07組成的二階或者四階低通濾波器，模數轉換用的是AD7732,基準電壓用的是AD7732數據手冊推薦的晶片，採樣率在250Hz以內，微處理控制器是ATMEGA128，輸出的波形會產生一秒鐘一次（1Hz）的向上脈衝噪聲，經檢查肯定是內部電路產生的噪聲，但不知道是什麼引起的，請問是什麼原因產生這噪聲，如何消除?
[答：] 這樣的問題，首先要看一下是硬體的電路的問題，還是ADC採樣的問題。您可以先用示波器看一下AD7732輸入端的信號，看看是否正常。如果輸入沒有問題，那麼就要檢查ADC了，問題可能會出在軟體上。
Q9[問：] 憑您的經驗，LC電路濾波與運算放大器電路濾波各有什麼特點，各用在哪些場合？
[答：] LC濾波簡單，但是濾波的效果不如有源的那麼理想，而且有源的可以對信號同時進行放大，而無源的做不到這點。
Q10[問：] 請問專家，知道了噪音的來源，如何有效地降低放大器的整體噪音？謝謝！
[答] 知道了噪聲的來源，您需要分析，系統佔主要部分的噪聲在哪裡。針對這一部分噪聲，就可以想辦法通過濾波或者選擇更高精度的運放來降低噪聲。
Q11[問：] 請問目前最小噪聲，同時又要最大的增益帶寬積的集成運算放大器是哪個型號？謝謝！
[答：] 一般增益帶寬積和噪聲是很難同時達到最高性能的，取決於您系統精度和帶寬的需要，您可以看看AD8221和AD8228是否滿足您的需求。
Q12[問：] 噪聲分析、誤差分析中，什麼類型的噪聲、誤差可以用均方根計算，什麼類型的噪聲需要直接加在總噪聲中？
[答：] 系統中任何部分的噪聲都要以矢量的形式疊加在總噪聲中。
Q13[問：] 了解這些噪聲參數，在實際設計電路時，有啥具體意義？
[答：] 可以對你處理系統的噪聲有幫助，對於高精度的設計，噪聲參數很重要。
Q14[問：] ADC的量化噪音如何考慮？
[答：] 量化噪聲是理論上存在的，是無法去除的，這也是理論信噪比6.02N+1.76的來源。
Q15 [問：] 放大器中還能應用電容和電感器件，這兩種元件的噪音如考慮和描述？
[答：] 這個問題不太確定，電感和電容這兩種元件肯定是有噪聲的，但一般都不會考慮。
Q16 [問：] 信號源的內阻有500M歐，信號大小50mv左右，如何設計放大電路及設計PCB
[答：] 這種情況下，要選擇輸入阻抗大，輸入偏置電流小的運放，可以試一下AD549.
Q17[問：] 剛入門，請問射頻放大器一般都是功率放大（我理解為低供電電壓下放大的是電流，對嗎？），可是有些元件要求輸入射頻信號的電壓為5V，請問如何實現？
[答：放大的是電壓還是電流與供電電壓無關，如果某些功率器件要求信號有一定的輸入功率的話，可以考慮用predriver, 比如ADL5323等。
Q18[問：] 溫度對噪聲的影響是否可以忽略？在做設計時，哪些對噪聲的影響是需要特別注意的？
[答：] 在大多數的情況下是可以忽略溫度的影響的。在設計時，您要考慮電阻的噪聲性能。還要了解電路的帶寬特性，從而減小電壓噪聲。
Q19[問：] 請專家介紹放大器的噪聲源與溫度的關係。謝謝！
[答：] 一般在放大器的晶片資料中，會給出在常溫下的電壓噪聲密度和電流噪聲密度，但不會給出噪聲隨溫度變化的關係。
Q20[問：] 差分信號進入ADC晶片，怎樣才能保證兩差分信號自動均衡呢？
[答：] ADC的driver晶片就可以保證差分信號均衡。
Q21[問：] 在電路設計中，實際調試時經常會出現信號串擾的問題，不知道這種問題信號幹擾的途徑一般是什麼，怎麼可以減少這種情況的發生？謝謝!
[答：] 可以考慮用屏蔽體或加地屏蔽的方法來改善串擾的問題。
Q22[問：] 高帶寬下，如何能降低噪聲呢？
[答：] 帶寬儘量設計窄一點，否則噪聲沒法減小
Q23[問：] 差分放大器的噪音是否要比單端放大器的要低？為什麼？
[答：] 不能保證，噪聲跟運放內部結構、增益、帶寬等相關，運放噪聲大小沒有一定之規，應用是還是依據datasheet上的等效輸入噪聲來衡量。
Q24[問：] 您好！給一個放大器加入一個直流電平來調節放大器的offset，且該直流電平通過一個dac產生。dac離該放大器有一定的距離，所以從dac的output到放大器的輸入端大概2000mil的距離。在這個過程中，該長線會引入一些噪聲。請問有什麼好的建議來減小該噪聲！謝謝！
[答：] 這種情況，一般導線並不會引入太大的噪聲，不知道您的DAC是什麼精度的DAC，我認為，DAC的噪聲應該遠比導線引入的噪聲大得多，所以不必太多考慮導線的問題。
Q25[問：] 帶寬性能要求與噪聲性能要求衝突時，應該如何取捨呢？
[答：] 根據你的系統的要求，在二者之間找一個平衡點
Q26[問：]對於噪聲的指標有沒有統一的標準？是否可以不去考慮這麼多繁複的計算公式，直接選擇？
[答：] 對於噪聲的標準，都是一樣的，如果您不想考慮太多的公式，那就挑數字小的就可以。低頻信號就挑Voffset小的，高速一點的就挑噪聲譜密度小的。
Q27 [問] 如何消除電源線的高頻幹擾？謝謝專家
[答：] 對於電源，最好在接入晶片緊貼管腳的位置使用2個電容濾波，一般數據手冊都會有推薦電路.
Q28[問：] 如何通過單點接地或者多點接地來消除噪聲，它們有什麼區別？謝謝！
[答：] 單點接地：指的是只在晶片電源腳處將地接一塊，這是為了防止數字電源的地回流影響模擬電路的地，也會用在模擬數字晶片在一塊板子上的情況下，因為兩塊地必須最終連在一起，所以一般選在模擬和數字地的交界處。多點接地指的是：晶片的接地腳應採用就近接地，不要引很長的線再接到地上。
Q29[問：] 對於噪聲現在我很頭疼,大師能不能就一個具體的電路算一下她的噪聲水平?比如一個同向放大器她在電路中的輸出噪聲究竟是多少mV?後面我接一個比較器的話,那麼這個虛警概率是多少呢?
[答：] 對於運放噪聲的計算其實跟電路應用中有很大差別，建議根據datasheet中的參考噪聲進行估計，並根據評估板和標準測試方法評估運放的實際噪聲水平。
Q30 [問] 能否介紹一下來自傳感器方面的噪音？謝謝！
[答：] 不同的傳感器會有不同的噪聲功率，包括其內部的固有噪聲和外部的幹擾噪聲，包括工頻幹擾，射頻幹擾，你可以針對具體的傳感器看具體的噪聲
Q31 [問：] 對於5V供電及參考的8bit或10bit的AD模塊，20KHz信號放大100倍左右，單電源的軌至軌、低噪聲運放比雙電源方案差多少？請列舉出一些滿足要求的單電源、雙電源運放?
[答：] 用單電源還是雙電源供電對於運放的特性是沒有什麼影響的，比如一個標稱5V供電的運放，也可以用+/-2.5V供電。對於您提的要求，要選擇增益帶寬積大於等於20KHz*100的運放，建議用ADI網站上提供的參數搜索功能來選擇合適的運放，滿足帶寬要求的運放有AD8672, AD8605,AD8519等很多。
Q32[問：] 如何測量噪聲才最準確，不會引入測量噪聲呢？
[答：] 如果想得到最準確的噪音，利用均方根值測量方法，這樣的方法會將所有的噪音都計算在內，但是缺點是測量時間較長，數據量大。
Q33[問：] 前級放大器和容性傳感器的功率和噪聲匹配問題，從功率匹配需要高的輸入阻抗，從噪聲匹配又需要和源阻抗匹配，這兩項如何折中考慮？
[答：Nicolle] 請問傳感器的輸出是什麼樣的信號？能否請舉一個具體應用的例子來說明這個問題。
Q34[問：] 能推薦一款簡單可調（例如用電位器調節放大倍率）的射頻低噪聲放大器新片嗎？
[答：] 不確定你的頻率是多少，高頻的放大器(如ADL5521)一般是固定增益的，當然如果頻率不是太高（幾百MHz以下）,也可以考慮AD8331，不推薦採用電位器，電位器的有效帶寬一般不大於1MHz
Q35[問] 運算放大器的輸入級有JFET，MOSFET和雙極電晶體的，從噪音角度看，應選用那種輸入的運放？
[答：] 一般雙極電晶體的噪聲最低.
Q36[問：] 我正在找一種最平群延時濾波器的設計方案，ADI能否提供這方面的方案呢？是否有一種低電壓(1.2v)大輸出電流(20mA)的運放呢？
[答：] 「最平群延時濾波器」應該指的是線性相位的濾波器吧，你可以採用貝塞爾濾波器。ADI網站上有個在線的濾波器設計工具，可以選擇濾波器的響應，其中有貝塞爾濾波器。ADI沒有1.2V供電的AMP，最小為1.6V供電，為OP290 .
Q37[問：] 阻抗噪聲很大的情況下，是調整設計電路更換阻抗還是有其他方法？
[答：] 您指的的放大電路中的Rf，Rg嗎？因為電阻越大，則熱噪聲就越大，這是無法改變的。所以，應該根據具體的情況，來選擇合適的Rf，Rg阻值。
Q38[問：] 請問電阻噪聲影響選擇什麼樣的電阻能夠更好降低電阻噪聲？
[答：] 跟電阻的材料有關，比如薄膜電阻，碳電阻比較差。另外，電阻值越大，噪聲越大。
Q39[問] 請問A/D轉換器的模擬地和數字地如何分割才能更好的降低噪聲？
[答：] 關於模擬地與數字地是否需要分割的問題，業界沒有定論，有的就是一個地平面，有的則分為兩個區域在AD下面用短線連接，方法比較多樣。主要還是注意模擬和數字部分器件儘量分開，保持一定距離，模擬信號和數位訊號不要交叉走線，電源的濾波電容要儘量靠近晶片。
Q40 [問] 如何布板才能使噪聲降到最小？
[答：] 這個不是簡單幾句能夠說明白的，如完整的地，去耦，模擬數字地的劃分等等。你可以查看電子工程師之家微信號：elec666，發的以往的文章。
Q41[問：] 我想問的不是關於放大器的噪聲，我想問的是如何消除放大器電源和地上的幾百khz 的低頻噪聲！？或者有沒有好的方法濾除這個低頻噪聲？
[答：] 完好的大地，屏蔽，以及良好的電源去耦
Q42 [問：] 對微小信號進行放大的時候有什麼要注意的地方？在器件選擇和布局布線上有什麼要考慮的，貴公司的哪些產品適合此類應用？謝謝
[答：] 如果是低速信號，您最好分析一下系統的噪聲來源，參照研討會中的分析進行濾波或者預先的處理，對於布局布線相對來說要求不是很高。
Q43 [問：] 在超低溫或高溫的環境下，應該主要關注哪兒類噪聲性能？
[答：] 對於這類情況，溫漂的性能您需要關注一下。
Q44 [問：] 噪聲的分類，在放大器中那些噪聲影響最大？
[答：] 分為外部噪音和內部噪音，內部噪音來源於電阻，放大器和ADC。這些參數對放大器噪聲的影響都很重要，都需要在具體的應用中來衡量。
Q45 [問]內部噪聲中的電阻產生的噪聲原理是什麼？
[答：]內部噪聲指信號鏈路中器件本身產生的噪聲。所以電阻噪聲其實就是說放大電路中的Rf，Rg等電阻產生的。其原理就是電阻的熱噪聲。
Q46 [問：] 請問我在用到OP4177的時候放大小信號時候應該如何減小噪聲？謝謝
[答：] 運放本身噪聲一般比較小，應該注意降低運放輸入端的源噪聲，如電阻熱噪聲，前級放大（如果有buffer的話）的輸出噪聲，在輸入運放前還要根據運放的帶寬加低通濾波。
Q47[問：] 在ad620和op07組成的二階或者四階低通濾波器，模數轉換用的是AD7732,基準電壓用的是AD7732數據手冊推薦的晶片，採樣率在250Hz以內，微處理控制器是ATMEGA128，當低通濾波器的濾波頻率越低，採樣率也越低時，如10Hz採樣4Hz濾波情況，設備採樣的信號漂移很厲害，請問是什麼原因，如何消除，其中四階或者二階濾波器的電容電阻用Microchip的filtercad 輔助計算獲得。
[答：] 正常情況下，應該是採樣率越低，均方根噪聲越小，峰峰值解析度越高，也就是跳碼情況會改善。
Q48[問：] 你好我是從事檢測儀器研製的，長期使用ADI公司的放大器和AD轉換器，我的問題是儀器的輸入阻抗對採集信號的噪聲有無影響，如何影響如何抑制噪聲？
[答：] 輸入阻抗肯定不會影響信號的噪聲，但輸入阻抗本身會帶來額外的噪聲，影響精度。
Q49[問：] 請問：放大器自身的電流噪聲通過何種方案可以降低呢？是在前端進行抑制還是後端的過濾？
[答：] 可以通過降低反饋路徑中的電阻值可以降低電流噪聲。
Q50[問：] 用一個四運放中的兩個構成一個電荷放大器，一個構成差分放大，在一個構成多路反饋的濾波器。在沒有信號輸入時，有很大噪聲。單電源供電。怎麼解決？
[答：] 可否將具體運放的型號以及具體電路發到hanxiurong@elecfans.com
Q51[問：] 在前端低噪聲設計上採用雙電源供電設計和採用單電源供電設計各有什麼優勢？
[答：] 這個取決於輸入信號的範圍和系統的點源設計。如果輸入信號是雙極性的，有低於0V的電平，那麼您需要使用雙電源供電或者在REF管腳提供直流偏置。
Q52 [問：] 如何更有效的消除電晶體噪聲？
[答：Neil] 對於一個確定型號的電晶體，受其設計和工藝限制，噪聲特性已經確定了，等到用戶端是無法改變其噪聲性能的。
Q53 [問：UESTCC3200732] 為什麼AD8221在使用中有大約60uV的低頻抖動？
[答：] 這個低頻具體是多少赫茲呢？一般這種很可能是周圍環境耦合進來的噪聲，比如50Hz的電力線噪聲，或者60Hz的顯示器刷新頻率噪聲，您可以換個環境，換個電源測試下看看是否還有這個噪聲.
Q54[問：] 如何在PCB設計中克服放大器的噪聲幹擾？謝謝
[答：] 布板的時候讓放大器遠離大功率高頻的器件，模擬地與數字地的劃分，電源地去耦等等。
Q55[問：] 儀表放大器的抗幹擾能力與單端放大器相比有什麼優勢嗎？
[答：] 儀表放大器相對一般的運算放大器，共模抑制比更強，更適合放大微小的差分信號。
Q56[問：] 請問有沒有適合音頻的預放大器?請推薦一個謝謝！
[答：] 可以關注下電子發燒友網站。
Q57[問：] 請問在實際電路設計中應該怎樣選擇合適的放大器，比如用一個12位ad轉換器採樣幾百毫伏左右信號。應該怎麼評價放大器噪聲對測量結果的影響？
[答：] 這首先要查一下相關運放的數據手冊，找到其電壓和電流噪聲的指標（一般給出的是從輸入端看的噪聲密度）。根據幻燈片中的介紹，結合具體應用中的帶寬和放大倍數，計算出輸出端的噪聲。當然，放大電路中使用電阻的熱噪聲也要考慮在內。
Q58[問] 醫用方面哪款放大器的噪聲係數比較好？
[答：] 你的頻率是多少？你可以看看AD8331系列VGA，或者ADL5521
Q59[問：] 請問：運放產生噪聲的原理是什麼？怎麼可以降低？
[答：] 只要是有源器件，都會有電子的無規則運動，從而產生噪聲。對於一個特定的運放而言，它產生的噪聲是固定的，只能從外部加濾波器來濾掉感興趣帶寬外的噪聲。
Q60[問：] 單端輸入時，參考點接地和接偏置直流電壓哪一個更好一些？
[答：] 主要是取決於您具體的應用，如果您希望得到接近於地的參考點，那麼就接地。如果您需要得到帶偏置的輸出，可以將參考點接偏置電壓。
Q61 [問：] 請問專家，使用軟體如何去除一些內部噪聲，降低對ADC結果的影響？
[答：] 軟體上，經常使用的是取平均的方法，即多採樣幾個點然後做平均。
Q62[問：] 外來噪聲產生的主要有哪些？受哪些因素和周圍環境影響？
[答：] 外接電阻，溫度，電源噪聲，高頻信號耦合到信號輸入、輸出等等。
Q63[問：] 請問儀表運放輸入要加濾波防止rfi，電阻100k，噪聲會達到40nv，後面儀表運放選噪聲8nv的是不是就沒有必要了？
[答：] 在系統中，所有噪聲都是以均放相加的形式相加的。所以儀放的噪聲小還是對整個系統的噪聲性能有幫助的。
Q64 [問：] 儀表運放在沒有輸入信號時有很大的50HZ輸出，怎麼抑制？
[答：] 你可以選擇更好的儀表放大器，如AD8221，也可以用硬體或者軟體作notch filter，不過儀表放大器地去耦和模擬部分的布線也是很重要的。
Q65 [問：] 我想就運放電路的電流噪聲提問，一般設計時由於功耗的原因我們會選用大電阻，但是這樣會增大電流噪聲影響的電流噪聲，我想問這個矛盾如何解決?
[答：] 這是在系統設計中經常遇到的問題，沒有統一的答案，只能根據您的應用需求來具體平衡功耗和噪音。
Q66 [問] 接收雷射信號的放大器用什麼型號比較好呢？
[答：] 雷射信號需要轉換為相應的電流或電壓信號，請根據電流電壓範圍選擇適當的運放型號。
Q67[問：] 請問什麼時候選擇儀表放大器比較合適？
[答：] 信號很小，但是共模幹擾很大的場合，如心電、腦電信號.
Q68[問] 運算放大器的輸入輸出阻抗剛才專家回答我說一個是無窮大,一個是無窮小,但是我沒在做設計的時候,如果要做阻抗匹配的話,應該怎麼去設計呢,難道也是按照無窮大和無窮小設計嗎 ?
[答：] 一般應用中不需要對運放的阻抗做匹配。對於射頻的放大器，一般都是晶片內部已經是50ohm匹配好的，比如ADL5521。
Q69[問：] 作為電荷放大器使用時，輸入阻抗是重要的因素嗎？
[答：] 輸入阻抗會影響積分的精度和時間，需要進行仿真，還要根據系統的指標進行tradeoff。
Q69[問：] 對於放大電路的正常工作，在選運放的時候要怎樣兼顧失調電壓和偏置電流的指標？
[答：] 這主要取決於應用，比如要檢測一個比較大的電流信號，用取樣電阻將其轉換成電壓，而後放大，那麼這時偏置電流參數就不是很重要，因為它在取樣電阻上產生的影響相對較小，再看失調電壓，它是一個固定的電壓，所以影響也並不大，可以在後續電路中將其cancel掉，實際上關鍵的是offset drift,也就是它的溫漂特性，但一般較大的offset都會伴隨產生較大的溫漂，所以這時我們一般要選擇具有較小失調的運放。
Q70 [問：] 高精度測量中運放的噪聲對最終測量結果的具體影響如何通過定量結算得出？
[答] 要考慮的前提就是系統中的噪聲要小於測量解析度的1個LSB。從運放看，首先要查一下相關運放的數據手冊，找到其電壓和電流噪聲的指標（一般給出的是從輸 入端看的噪聲密度）。結合具體應用中的帶寬和放大倍數，計算出輸出端的噪聲。還有，放大電路中使用電阻的熱噪聲也要考慮在內。
Q71[問：]放大器的反饋電阻不能太大，那具體的選擇需要參考那些因素呢？儀表放大器的增益電阻選擇是否也有同樣的問題?
[答：] 主要有電阻的噪聲和電阻與放大器的電流噪聲的乘積決定，以表放大器的增益電阻也會有同樣的問題，但是它不是反饋電阻，所以相對於整個系統而言，影響不是最大的。
Q72[問] 為什麼放大器為高輸入阻抗，低輸出阻抗？
[答：] 放大器是輸入阻抗越高，從信號源取得的電流就越小，在信號源內阻上的壓降也就越小，信號電壓就以最小的損失加到放大器的輸入端。同理在輸出端，輸出阻抗越低，加在輸出內阻的電壓損失越小，負載就會獲得儘可能高的輸出電壓。
Q73[問：] 反饋電阻是如何計算的？
[答：] 對於運放來說，反饋電阻跟增益電阻決定了電路的增益，相對信號幅度大小，選擇一個差不多大小的電阻就可以，電阻太大會引入更多噪聲，太小會增加系統功耗。
Q74 [問：] ADI有沒有相關的運放的計算軟體？
[答：] 歡迎關注電子發燒友。
Q75[問：] 電路板設計與電路嘈聲有關嗎？怎樣實際減少電路嘈聲？
[答：] 減小噪聲，首先要選擇低噪聲的器件。從電路板布線設計的角度，主要是考慮避免讓板上高噪聲的電路（比如數字電路）對低噪聲部分（比如模擬信號）產生幹擾。
Q76[問：] 請問外部噪聲引入目標系統的途徑和抑制方法有哪些？謝謝！
[答：] 取決於噪聲的類型，比如說RFI幹擾可以加入RFI濾波器，和電源濾波電容，如果是環境幹擾很大，可以試著使用屏蔽盒等等.
Q77 [問：] 如何減小高速ADC的輸入噪聲？
[答：] 要考慮在ADC前端加合適的抗混疊濾波器。
Q78 [問：] 我正在尋找一種50Hz/60Hz的陷波器ADI能否提供一種單晶片解決方案不用外置過多的阻、容即可以實現之間的切換。以配合儀表放大器和ADC採樣間的過度?
[答：] 你可以參考我們心電參考設計的陷波電路。
Q79 [問：]在PCB板布線時考慮輸入端地線環繞布線減少幹擾,但系統地線與現場接地相連時引起輸出信號幹擾更嚴重不知什麼原因,請專家指導.
[答：] 有可能是因為現場的地噪聲比較大，您能否測量一下現場的地是否有很大的噪聲，相接的線是否過於長？您最好儘量減小連接線的長度，在接地點連接一個磁珠抑制一下高頻的噪聲，如果現場噪聲實在是過於大，您可以考慮使用隔離期間，隔離開系統的地和現場的地。比如說ADuM系列產品。
Q80 [問：] 第一級的增益為全部增益有時可能太大，請問有沒有最大值限制？
[答：] 對於我們常用的電壓反饋型來說，可配置的增益是受運放的增益帶寬積限制的。比如一個電壓反饋型運放的增益帶寬積是100MHz,輸入信號頻率是10MHz，那麼可以配置的最大增益是10，如果要實現更大的增益，就要考慮用多級放大了。
Q81 [問：] 項目中應用開關電源供電，產生放大電路輸出含高頻分量，影響信號質量，如何處理？請教專家．
[答：] 把開關電源遠離模擬電路，開關電源地輸出加大濾波力度，你可以嘗試不同的阻容、感容組合；同時模擬電路要做好去耦，一般在電源部分要0.1uF與0.01uF電容並聯，你可以把0.1uF改為10uF或者100uF嘗試 。
Q82[問：] 對於放大器本身與周邊大功率散熱器件導致的熱噪聲，對ADI放大器新設計理念中採取了哪些抑制或是降噪設計呢？
[答：] 對於放大器本身，工藝的進步和技術的進步使得放大器的噪聲越來越低，至於周邊的大功率器件，只能減少輻射，和減小溫漂來解決。
Q83[問：] 我想問一下比較器和運放有啥區別？
[答：] 運算放大器是一種為在負反饋條件下工作設計的電子器件，設計重點是保證這種配置的穩定性，壓擺率和最大帶寬等其它參數是放大器在功耗與架構之間的折衷選擇；相反，比較器是為無負反饋的開環結構內工作設計的，這些器件通常不是通過內部補償的，因此速度即傳播延遲以及壓擺率（上升和下降時間）在比較器上得到了最大化，總體增益通常也比較小。
Q84 [問：] 您好，請舉例說明「將總的增益集中於第一級，有利於減小噪聲」。謝謝。
[答：] 以兩級放大為例，第一級為G1，噪聲係數為F1，而第二級的噪聲係數為F2，那麼總的噪聲係數為如下：
FTOTAL= F1 + (F2 -1)/G1
可見，G1越大，噪聲係數越小。
Q85 [問：] 老師好，我對數模共地尤其困惑，像0歐電阻共地、通過磁珠共地等，什麼樣的共地方式更好些，有什麼具體講究沒？謝謝!
[答：] 磁珠的等效電路相當於帶阻限波器,只對某個頻點的噪聲有顯著抑制作用,使用時需要預先估計噪點頻率,以便選用適當型號。0歐電阻相當於很窄的電流通路,能夠有效地限制環路電流,使噪聲得到抑制。電阻在所有頻帶上都有衰減作用。
Q86 [問：] 噪聲參數最主要的幾個指標是什麼分別代表什麼？
[答：] 運放中，要考慮電流噪聲和電壓噪聲。數據手冊中，一般會以噪聲密度的形式給出。
Q87[問：] 在我們的應用中採用多圈電位計做角度位置測量，用5V開關電源供電，測量電壓傳送給MCU進行AD採樣，採樣位數為10bit,但測量對象未運動時採樣值總是有2~4個單位的跳躍，用萬用表測量該電壓則幾乎沒有變化，請問如何在電路上解決跳數問題？
[答：] 這個狀態屬於正常現象，如果輸入本身沒有引入其他噪聲（可達到ADC的精度要求），ADC本身也會存在有效位數的問題，最後一位不穩定並不能說明ADC性能不符合指標，可以用這個跳躍輸出信號計算ADC的rms噪聲，也可以輸入滿幅的正選波測試一下其動態性能。
Q88 [問：] 在生物電信號中，只要10K的信號通帶1uV的最小信號增益為100時，有沒有更好的放大器?
[答：] 你可以試試AD8221，它的噪聲密度為8nV/sqrtHz。
Q89 [問：] 電阻噪聲是否在一般電路不予以考慮?
[答：] 一般是這樣，主要是取決於你的應用。
Q90[問：] 能否具體解釋「將增益集中於前級放大會比將增益分配至二級放大有利於減少噪聲」等含義？
[答：] 放大器的增益會使輸入的噪聲增大，如果增益集中於第一級，引入的噪聲只有前級的，如果增益分布在兩個放大器，則噪音會來自兩級而且同時被放大。
Q91[問：]使用AD8551，傳感器輸出電阻為80K左右，輸出信號為uV，放大100倍，可以嗎？
[答：] 由於你的傳感器的阻抗很大，它本身引入的噪聲就很大，比你的輸入信號都大，就算是AD8551能做到比較低的噪聲，也是不行的。
Q92[問：] 傳感器內阻100k，輸出uV，如要將其放大100倍，帶寬
[答：] 由於傳感器的內阻很大，你最好不要使用單端的方法連接電路，對於傳感器位於板外的低噪聲測量應用，最好使用儀表放大器之類差分輸入放大器。
Q93[問：] 噪聲的來源是什麼？怎麼樣能消除？
[答：ADI專家] 噪聲分為內部和外部噪聲，對於外部噪聲我們可以採取濾波的方式減少，而內部噪聲，即器件的噪聲則不能消除。
Q94[問：]有沒有一個通用的噪聲單位？
[答：] 在一般情況下，你應用1 kΩ 4 nV/√(Hz)公式，即可評估噪聲。
Q95[問：] 現在許多MCU產品都自帶AD外設，但市場上還有許多AD轉換晶片，比如貴公司的許多高精度轉換晶片產品，我比較了一下，專用的AD轉換晶片可以把精度和 採樣速度做得很高，比如16bit以上，動輒百兆位每秒的採樣速率，而MCU自帶的AD則鮮有14bit以上的，採樣速度也較慢，但是這兩點也不是絕對，新推出的MCU產品在這兩方面的性能指標也是不斷提升的，而且較之採用專用AD轉換晶片，採用自帶的AD外設就省去了與MCU接口的麻煩，請問，專用AD轉換晶片除了採樣精度、採樣精度稍佔優勢外，還有什麼其他優勢？
[答：] 精度和採樣速度是單片ADC的主要優勢，比較我們的ADUC7、8系類的單片機與相應精度的ADC，它們的指標差不多，只是對於採樣速率、輸入信號的範圍、通道數等指標會比較靈活，所以具體選擇哪類ADC,還是取決於你的應用要求。
Q96[問：] 請問，車載MP4電路設計如何處理電路噪聲，電路更安全？
[答：] 對於車載MP4的電路，主要要處理的就是電磁幹擾引入的噪聲，你需要注意各功能模塊在PCB上的分布，可以採取一些電源去耦、屏蔽、濾波等方法去除幹擾。
Q97[問：] how to lower the offset in amplifier?
[答：] 有極少數的運放可以在外部進行Offset的調節，現在運放的Offset一般都會做得很小，如果一定要做調整，可以在數字域將Offset去掉。
Q98[問：] how to reduce the noise in input stage?
[答：] 輸入極的噪聲與輸入極的電阻，電阻越小，本身產生的噪聲就越小，同時運放的電流噪聲，電壓噪聲要選擇儘量低的型號。
Q99[問：] 放大器的自激和噪聲抑制
[答：] 自激的問題要在電路設計之初進行解決，使電路的相位裕度至少大於45度。噪聲首先要選擇低噪聲的運放，其次可以在輸出加濾波器濾除噪聲。
Q100[問：] 選用高質量的電阻可以有效抑制電流噪聲，但是成本就相對高點，請問電阻的選擇如何在成本和品質之間均衡呢？
[答：] 這取決於設計者的權衡考慮，即在產品性能和成本之間進行選擇。
Q101[問：] 請重點講解一下在設計微小信號調理中元器件本身帶來的噪聲處理方式，以及一個電路中電源噪聲如何更好更優的處理。
[答：] 選擇噪聲小的元件來從源頭上減小噪聲。電源可以用LDO來實現，如果用DC-DC，那麼需要在DC-DC，需要在輸出進行多極的LC濾波。
Q102[問：] 在低頻測量情況下，模擬地和數字地應該分開嗎？還是共地？謝謝
[答：] 模擬數字地要分開，最後在ADC處連接在一起，比如，您可以看看AD7705這類Sigma-Delta ADC的晶片資料或評估板PCB圖
Q103[問：] 請問剛才說的1千歐對應4NV/根號HZ9千歐對應12倍噪聲？
[答：] 9千歐對應的噪聲為4nV/Hz與3的乘積。
Q104[問：]如何降低器件的內部噪聲以及削弱外部噪聲？
[答：] 首先要找出外部和內部的噪音源分別是什麼？再根據具體的噪聲源來採取降噪處理。比如說如果您的電流噪音過大，可以通過減小電阻值的方法。
Q105[問：] 詳細說明單電源供電時的一些注意事項？
[答：] 輸入信號的範圍是否在單電源供電範圍內。
Q106[問：] 怎樣提供放大器的帶寬？
[答：] 有時最佳帶寬性能的要求可能與最佳噪聲性能的要求相衝突。對於帶寬，我們希望每個增益級具有近似的增益，而對於噪聲，我們則希望第一級具有全部增益。前級應用儘可能多的增益
Q107[問：]你好,請問為什麼很多噪聲都是以"mv/(根號Hz)"形式表示.謝謝!
[答：] 只是一種噪聲特性描述的方法之一：頻譜噪聲密度。
Q108[問：]在同相放大器應用中，+到地的偏置電阻就成為了放大器的輸入阻抗，在需要高輸入阻抗的應用中，該電阻的熱噪聲和放大器的噪聲電流作用產生的噪聲都不可能忽略，怎樣權衡，但實際應用中該電阻是無法省略的，因為需要提供偏置電壓?
[答：] 根據具體應用是高輸入阻抗還是噪音對您的系統更加重要，來具體權衡。
Q109[問：]有關運算放大器的噪聲我應該知道些什麼 ?
答：首先,必須注意到運算放大器及其電路中元器件本身產生的噪聲與外界幹擾 或無用信號並且在放大器的某一端產生的電壓或電流噪聲或其相關電路產生的噪聲之間的區別。
幹擾可以表現為尖峰、階躍、正弦波或隨機噪聲而且幹擾源到處都存在：機械、靠近電源線、射頻發送器與接收器、計算機及同一設備的內部電路 (例如,數字電路或開關電源 )。認識幹擾,防止幹擾在你的電路附近出現,知道它是如何進來的並且如何消除它或者找到對付幹擾的方法是一個很大的題目。
如果所有的幹擾都被消除,那麼還存在與運算放大器及其阻性電路有關的隨機噪聲。它構成運算放大器的控制分辨能力的終極限制。
Q110問：請你講一下有關運算放大器的隨機噪聲。它是怎麼產生的 ?
答：在運算放大器的輸出端出現的噪聲用電壓噪聲來度量。但是電壓噪聲源和電流噪聲源都能產生噪聲。運算放大器所有內部噪聲源通常都折合到輸入端,即看作與理想的 無噪聲放大器的兩個輸入端相串聯或並聯不相關或獨立的隨機噪聲發生器。我們認為運算放大器噪聲有三個基本來源：
（ 1 ）一個噪聲電壓發生器 ( 類似於失調電壓,通常表現為同相輸入端串聯 )。
（ 2 ）兩個噪聲電流發生器 ( 類似偏置電流,通過兩個差分輸入端排出電流 )。
（ 3 ）電阻噪聲發生器 ( 如果運算放大器電路中存在任何電阻,它們也會產生噪聲。可把這種噪聲看作來自電流源或電壓源,不論哪種形式在給定電路中都很常見 )。
運算放大器的電壓噪聲可低至 3 nV/Hz。電壓噪聲是通常比較強調的一項技術指標,但是在阻抗很高的情況下電流噪聲常常是系統噪聲性能的限制因素。這種情況類似於失調,失調電壓常常要對輸出失調 負責,但是偏置電流卻有真正的責任。雙極型運算放大器 的電壓噪聲比傳統的 FET 運算放大器低,雖然有這個優點,但實際上電流噪聲仍然比較大。現在的 FET 運算放大器在保持低電流噪聲的同時,又可達到雙極型運算放大器的電壓噪聲水平 。
Q111問：低噪聲系統的設計技巧有哪些？
答：低噪聲系統設計的第一個竅門是在前級應用中儘可能多的增益，圖4顯示的是一個放大器前端的兩個例子，增益為10。可以看出，將所有增益應用於第一級， 比將增益分布於兩級要好得多。請注意，有時最佳帶寬性能的要求可能與最佳噪聲性能的要求相衝突。對於帶寬，我們希望每個增益級具有近似的增益，而對於噪聲，我們則希望第一級具有全部的增益。
圖4
第二個竅門是注意源阻抗。這樣做有兩個原因：第一，源阻抗越大，則系統噪聲越大；第二，放大器必須與源阻抗匹配良好，如果源阻抗較高，電流噪聲噪聲特性可能比電壓噪聲特性更重要。
第三個竅門是要注意反饋電阻，如果選擇超低噪聲運算放大器，卻使用很大的反饋電阻，則不可能實現低噪聲電路，在同相（圖5）或反相配置中，注意反饋電阻相當於折合到輸出端的噪聲源。而其他電阻則相當於輸入端的電壓源，更準確的說，是反相配置輸入端的電壓源。前文已經談到，設計低噪聲系統時，第一級應用有高增益，這種情況下Rg噪聲佔主導地位。
圖5
來源：張飛電子