模擬版圖OR數字後端APR
這兩者其實最終成果都是GDSII，都是將設計的GDSII release給foundary進行加工流片。它們的差別就在於前者是模擬版圖，後者是數字版圖。模擬版圖是根據設計好的電路進行手工擺放和連線，而數字後端版圖是根據design的netlist，指定約束，引導EDA工具來完成自動連線。
舉個簡單的例子，麒麟980晶片號稱有56億個電晶體，這顆晶片的布線工作如果給模擬版圖工程師來手工擺放，手工連線，估計要連一輩子吧。但是如果由EDA tool來完成這樣規模的布局布線，大概只需要一兩周時間。
模擬版圖工程師主要以大專生，本科生為主力，小編還見過不少是中專學歷的。因此模擬版圖工程師的門檻相對低些。
數字IC後端工程師主要以碩士為主，大公司校招從來不招本科生。
模擬版圖工作技能
熟悉Linux/Unix系統，熟悉Cadence，Calibre，Synopsys等主流版圖設計工具；
紮實的集成電路工藝以及版圖設計理論基礎；
對寄生參數，噪聲，器件匹配等知識有清晰了解熟悉CMOS工藝製程，
熟悉ESD保護電路,LATCHUP的原理和產生機制，以及相應的版圖預防對策；
熟悉模擬/數模混合電路的版圖設計方法和技巧；
模擬版圖前景
模擬版圖工程師的天花板大概50-50萬/年。一些人會一直做技術，成為一名資深版圖工程師，有些人會成為版圖經理，做一些管理類的工作。大部分人只要一直做下去都能成為一名資深工程師（manager級別）或者經理。但只有極少數人能成為技術專家或者總監這個級別。近些年越來越多的模擬版圖工程師選擇了轉行，比如轉數字後端APR。
數字IC後端工程師技能
數字IC後端工程師主要需要掌握邏輯綜合DC，布局布線APR，靜態時序分析STA，IR drop分析，物理驗證PV等。前三個技能都需要懂時序timing，並會根據結果來進行fine tune timing，從而達到一個預期的性能。這部分是模擬layout工程師不具備的能力。
更多關於數字IC後端工程師工作技能的介紹，可以查閱吾愛IC社區之前分享的文章，裡面有非常詳細的介紹，強烈建議再看一遍。掌握了文中介紹的工作技能後，數字IC後端專家稱號非你莫屬。
數字IC後端前景
目前數字IC領域各方向薪資的大致情況如下：
數字後端，數字DFT >>數字前端，數字驗證，Timing Signoff>>封裝設計
從2020校招來看，數字IC後端崗位的平均薪資整體上與去年持平。大部分薪資落在14k—18k，special offer大部分都是超20k，優秀的應屆生可以拿到年薪30萬。目前國家也在不斷出臺一系列利好政策，扶持半導體行業的發展。加上整個數字IC後端人才的缺口，未來十年內薪資待遇仍然會有小幅的提升。
目前已經有一部分資深工程師拿到年薪百萬的了，大部分都可以拿到年薪65萬左右。所以小編今年定了一個目標，那就是實現知識星球全員年薪百萬的宏偉目標。不知道你是否會是其中一員呢？讓我們拭目以待吧。
當然，有一小部分數字IC後端工程師也會考慮轉前端，這部分人還是比較有追求的（主要不是考慮金錢）。一方面他們想吃透整個數字IC設計實現全過程，希望自己慢慢往設計前端靠，了解更多design，了解更多關於架構等方面的知識。另外一方面也是覺得數字後端全過程都已經掌握地非常好了，成長空間有限。
模擬轉數字後端機會與挑戰
小編寫公眾號一年多以來，不止有20位版圖工程師來諮詢轉數字後端相關事宜（至少有6個是從事模擬版圖超過十年的）。一方面是他們看到數字後端工程師的薪資待遇，這個待遇是遠遠高於他們的，不是一個level的。另外一方面是以他們的版圖經驗，覺得他們具備轉數字後端的可能性。
小編一向是喜歡幫助人，願意將自己的經驗分享給需要的朋友。因為我認為人生不能僅僅是為了賺錢，完全可以有自己的信仰和追求。錢真的是賺不完的，而且賺錢這件事不能太刻意，而應該是順其自然的。這些是小編這些年的真實感悟。
所以當他們有疑問，我就會毫無保留給他們解答，並提出一些可行性的建議。模擬版圖工程師的確具備轉數字後端的有利條件。Why?
有利條件
Custom layout的能力
比如設計中需要定製一套標準單元庫，需要基於foundary提供的library進行修改，這時候他們就可以完成這部分的custom layout工作。
PV的能力
畫過layout的人，其DRC，ERC，LVS，ESD和Latch等分析的能力還是比較強的。因此，他們能幹些什麼活呢？
負責晶片TOP的PV
預防分析晶片的ESD和Latch問題
挑戰
大部分版圖工程師是完全沒有timing概念的，對數字IC後端的Flow其實也是都不懂的。
Timing概念
比如cell delay的計算方法，timing report的結構，clock data的區分，launch path和capture path等
Clock Tree Synthesis
時鐘樹綜合可以說是數字後端中最難的一項工作。公眾號上關於這部分內容至少有五六篇，小編知識星球上也有一些案例分享。
PR Flow
Flow其實是不難的，做過一兩個項目後就都熟悉了。可以隨便選一個主流的PR工具即可，比如ICC/ICC2或Innovus。不論用哪個工具，它們的原理是一樣的。PR flow的學習，大家可以前往小編知識星球下載ICC/ICC2或者Innovus的培訓教材,lab guide和lab data。
Timing ECO
這步主要是指design繞線後需要在timing signoff工具中進行timing eco，主要包括setup，hold，recovery，removal，max transition，max capacitiance等修復的方法。
綜上，模擬版圖工程師想轉到數字後端，最好先轉到PR團隊中去做偏PV方向的活。如果本單位有這樣的機會，那就太合適不過了。如果本單位沒有這樣的機會，可以先自學點數字IC後端相關知識，然後去應聘數字後端崗位。
據小編了解，現在很多數字後端團隊也比較喜歡招模擬想轉後端的朋友。一方面是因為隨著工藝節點越來越先進，physical的東西越來越複雜，需要有一個對PV比較懂的工程師來協助完成晶片實現。另外一方面是資深PV工程師很難招（因為工作瑣事太多，專門做PV的人少），而且要價太高。
小編知識星球簡介（如果你渴望進步，期望高薪，喜歡交流，歡迎加入）：
在這裡，目前已經規劃並正著手做的事情：
ICC/ICC2 lab的編寫
基於ARM CPU的後端實現流程
利用ICC中CCD（Concurrent Clock Data）實現高性能模塊的設計實現
基於ARM 四核CPU 數字後端Hierarchical Flow 實現教程
時鐘樹結構分析
低功耗設計實現
定期將項目中碰到的問題以案例的形式做技術分享
這裡是一個數字IC設計實現高度垂直細分領域的知識社群，是數字IC設計實現領域中最大，最高端的知識交流和分享的社區，這裡聚集了無數數字ic前端設計，後端實現，模擬layout工程師們。
在這裡大家可以多建立連接，多交流，多拓展人脈圈，甚至可以組織線下活動。在這裡你可以就數字ic後端設計實現領域的相關問題進行提問，也可以就職業發展規劃問題進行諮詢，也可以把困擾你的問題拿出來一起討論交流。對於提問的問題儘量做到有問必答，如遇到不懂的，也會通過查閱資料或者請教專家來解答問題。在這裡鼓勵大家積極發表主題，提問，從而促進整個知識社群的良性循環。每個月小編會針對活躍用戶進行打賞。
歡迎關注「吾愛IC社區」
微信號：ic-backend2018