pcb布線技巧，輕鬆搞定布線、布局，主要包括：一、元件布局基本規則;二、元件布線規則;為增加系統的抗電磁幹擾能力採取措施;3、降低噪聲與電磁幹擾的一些經驗等.
本文引用地址：http://www.eepw.com.cn/article/201711/371375.htm一、元件布局基本規則
1. 按電路模塊進行布局，實現同一功能的相關電路稱為一個模塊，電路模塊中的元件應採用就近集*則，同時數字電路和模擬電路分開;
2.定位孔、標準孔等非安裝孔周圍1.27mm 內不得貼裝元、器件，螺釘等安裝孔周圍3.5mm(對於M2.5)、4mm(對於M3)內不得貼裝元器件;
3. 臥裝電阻、電感(插件)、電解電容等元件的下方避免布過孔，以免波峰焊後過孔與元件殼體短路;
4. 元器件的外側距板邊的距離為5mm;
5. 貼裝元件焊盤的外側與相鄰插裝元件的外側距離大於2mm;
6. 金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰，不能緊貼印製線、焊盤，其間距應大於2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側距板邊的尺寸大於3mm;
7. 發熱元件不能緊鄰導線和熱敏元件;高熱器件要均衡分布;
8. 電源插座要儘量布置在印製板的四周，電源插座與其相連的匯流條接線端應布置在同側。特別應注意不要把電源插座及其它焊接連接器布置在連接器之間，以利於這些插座、連接器的焊接及電源線纜設計和扎線。電源插座及焊接連接器的布置間距應考慮方便電源插頭的插拔;
9. 其它元器件的布置：
所有IC元件單邊對齊，有極性元件極性標示明確，同一印製板上極性標示不得多於兩個方向，出現兩個方向時，兩個方向互相垂直;
10、板面布線應疏密得當，當疏密差別太大時應以網狀銅箔填充，網格大於8mil(或0.2mm);
11、貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊。重要信號線不準從插座腳間穿過;
12、貼片單邊對齊，字符方向一致，封裝方向一致;
13、有極性的器件在以同一板上的極性標示方向儘量保持一致。
二、元件布線規則
1、畫定布線區域距PCB板邊≤1mm的區域內，以及安裝孔周圍1mm內，禁止布線;
2、電源線儘可能的寬，不應低於18mil;信號線寬不應低於12mil;cpu入出線不應低於10mil(或8mil);線間距不低於10mil;
3、正常過孔不低於30mil;
4、 雙列直插：焊盤60mil，孔徑40mil;
1/4W電阻： 51*55mil(0805表貼);直插時焊盤62mil，孔徑42mil;
無極電容： 51*55mil(0805表貼);直插時焊盤50mil，孔徑28mil;
5、 注意電源線與地線應儘可能呈放射狀，以及信號線不能出現迴環走線。
三、PCB設計流程
一般PCB基本設計流程如下：前期準備-PCB結構設計-PCB布局-布線-布線優化和絲印-網絡和DRC檢查和結構檢查-製版。
第一：前期準備。這包括準備元件庫和原理圖。「工欲善其事，必先利其器」，要做出一塊好的板子，除了要設計好原理之外，還要畫得好。在進行PCB設計之 前，首先要準備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據所選器件的標準尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元 件庫要求較高，它直接影響板子的安裝;SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應關係就行。PS：注意標準庫中的隱藏管 腳。之後就是原理圖的設計，做好後就準備開始做PCB設計了。
第二：PCB結構設計。這一步根據已經確定的電路板尺寸和各項機械定位，在PCB 設計環境下繪製PCB板面，並按定位要求放置所需的接插件、按鍵/開關、螺絲孔、裝配孔等等。並充分考慮和確定布線區域和非布線區域(如螺絲孔周圍多大範圍屬於非布線區域)。
第三：PCB布局。布局說白了就是在板子上放器件。這時如果前面講到的準備工作都做好的話，就可以在原理圖上生成網絡表 (Design-》Create Netlist)，之後在PCB圖上導入網絡表(Design-》Load Nets)。就看見器件譁啦啦的全堆上去了，各管腳之間還有飛線提示連接。然後就可以對器件布局了。
一般布局按如下原則進行：
①. 按電氣性能合理分區，一般分為：數字電路區(即怕幹擾、又產生幹擾)、模擬電路區(怕幹擾)、功率驅動區(幹擾源);
②. 完成同一功能的電路，應儘量靠近放置，並調整各元器件以保證連線最為簡潔;同時，調整各功能塊間的相對位置使功能塊間的連線最簡潔;
③. 對於質量大的元器件應考慮安裝位置和安裝強度;發熱元件應與溫度敏感元件分開放置，必要時還應考慮熱對流措施;
④. I/O驅動器件儘量靠近印刷板的邊、靠近引出接插件;
⑤. 時鐘產生器(如：晶振或鍾振)要儘量靠近用到該時鐘的器件;
⑥. 在每個集成電路的電源輸入腳和地之間，需加一個去耦電容(一般採用高頻性能好的獨石電容);電路板空間較密時，也可在幾個集成電路周圍加一個鉭電容。
⑦. 繼電器線圈處要加放電二極體(1N4148即可); ⑧. 布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉
——需要特別注意，在放置元器件時，一定要考慮元器件的實際尺寸大小(所佔面積和高度)、元器件之間的相對位置，以保證電路板的電氣性能和生產安裝的可行 性和便利性同時，應該在保證上面原則能夠體現的前提下，適當修改器件的擺放，使之整齊美觀，如同樣的器件要擺放整齊、方向一致，不能擺得「錯落有致」 。
這個步驟關係到板子整體形象和下一步布線的難易程度，所以一點要花大力氣去考慮。布局時，對不太肯定的地方可以先作初步布線，充分考慮。
第四：布線。布線是整個PCB設計中最重要的工序。這將直接影響著PCB板的性能好壞。在PCB的設計過程中，布線一般有這麼三種境界的劃分：首先是布 通，這時PCB設計時的最基本的要求。如果線路都沒布通，搞得到處是飛線，那將是一塊不合格的板子，可以說還沒入門。其次是電器性能的滿足。這是衡量一塊 印刷電路板是否合格的標準。這是在布通之後，認真調整布線，使其能達到最佳的電器性能。接著是美觀。假如你的布線布通了，也沒有什麼影響電器性能的地方， 但是一眼看過去雜亂無章的，加上五彩繽紛、花花綠綠的，那就算你的電器性能怎麼好，在別人眼裡還是垃圾一塊。這樣給測試和維修帶來極大的不便。布線要整齊 劃一，不能縱橫交錯毫無章法。這些都要在保證電器性能和滿足其他個別要求的情況下實現，否則就是捨本逐末了。
布線時主要按以下原則進行：
①. 一般情況下，首先應對電源線和地線進行布線，以保證電路板的電氣性能。在條件允許的範圍內，儘量加寬電源、地線寬度，最好是地線比電源線寬，它們的關係 是：地線>電源線>信號線，通常信號線寬為：0.2～0.3mm，最細寬度可達0.05～0.07mm，電源線一般為1.2～2.5mm。對數字電路的 PCB可用寬的地導線組成一個迴路， 即構成一個地網來使用(模擬電路的地則不能這樣使用)
②. 預先對要求比較嚴格的線(如高頻線)進行布線，輸入端與輸出端的邊線應避免相鄰平行，以免產生反射幹擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。
③. 振蕩器外殼接地，時鐘線要儘量短，且不能引得到處都是。時鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積，而不應該走其它信號線，以使周圍電場趨近於零;
④. 儘可能採用45o的折線布線，不可使用90o折線，以減小高頻信號的輻射;(要求高的線還要用雙弧線)
⑤. 任何信號線都不要形成環路，如不可避免，環路應儘量小;信號線的過孔要儘量少;
⑥. 關鍵的線儘量短而粗，並在兩邊加上保護地。
⑦. 通過扁平電纜傳送敏感信號和噪聲場帶信號時，要用「地線-信號-地線」的方式引出。
⑧. 關鍵信號應預留測試點，以方便生產和維修檢測用
⑨. 原理圖布線完成後，應對布線進行優化;同時，經初步網絡檢查和DRC檢查無誤後，對未布線區域進行地線填充，用大面積銅層作地線用，在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。
——PCB布線工藝要求 ①. 線
一般情況下，信號線寬為0.3mm(12mil)，電源線寬為0.77mm(30mil)或1.27mm(50mil);線與線之間和線與焊盤之間的距離大於等於0.33mm(13mil)，實際應用中，條件允許時應考慮加大距離;
布線密度較高時，可考慮(但不建議)採用IC腳間走兩根線，線的寬度為0.254mm(10mil)，線間距不小於0.254mm(10mil)。特殊情況下，當器件管腳較密，寬度較窄時，可按適當減小線寬和線間距。
②. 焊盤(PAD)
焊 盤(PAD)與過渡孔(VIA)的基本要求是：盤的直徑比孔的直徑要大於0.6mm;例如，通用插腳式電阻、電容和集成電路等，採用盤/孔尺寸1.6mm /0.8mm(63mil/32mil)，插座、插針和二極體1N4007等，採用1.8mm/1.0mm(71mil/39mil)。實際應用中，應根 據實際元件的尺寸來定，有條件時，可適當加大焊盤尺寸;
PCB板上設計的元件安裝孔徑應比元件管腳的實際尺寸大0.2～0.4mm左右。 ③. 過孔(VIA)
一般為1.27mm/0.7mm(50mil/28mil);
當布線密度較高時，過孔尺寸可適當減小，但不宜過小，可考慮採用1.0mm/0.6mm(40mil/24mil)。
④. 焊盤、線、過孔的間距要求 PAD and VIA ： ≥ 0.3mm(12mil) PAD and PAD ： ≥ 0.3mm(12mil) PAD and TRACK ： ≥ 0.3mm(12mil) TRACK and TRACK ： ≥ 0.3mm(12mil) 密度較高時：
PAD and VIA ： ≥ 0.254mm(10mil) PAD and PAD ： ≥ 0.254mm(10mil) PAD and TRACK ： ≥ 0.254mm(10mil) TRACK and TRACK ： ≥ 0.254mm(10mil)
第五：布線優化和絲印。「沒有最好的，只有更好的」!不管你怎麼挖空心思的去設計，等你畫完之後，再去看一看，還是會覺得很多地方可以修改的。一般設計的 經驗是：優化布線的時間是初次布線的時間的兩倍。感覺沒什麼地方需要修改之後，就可以鋪銅了(Place-》polygon Plane)。鋪銅一般鋪地線(注意模擬地和數字地的分離)，多層板時還可能需要鋪電源。時對於絲印，要注意不能被器件擋住或被過孔和焊盤去掉。同時，設 計時正視元件面，底層的字應做鏡像處理，以免混淆層面。
第六：網絡和DRC檢查和結構檢查。首先，在確定電路原理圖設計無誤的前提下，將所生成的PCB網絡文件與原理圖網絡文件進行物理連接關係的網絡檢查(NETCHECK)，並根據輸出文件結果及時對設計進行修正，以保證布線連接關係的正確性;
網絡檢查正確通過後，對PCB設計進行DRC檢查，並根據輸出文件結果及時對設計進行修正，以保證PCB布線的電氣性能。最後需進一步對PCB的機械安裝結構進行檢查和確認。
第七：製版。在此之前，最好還要有一個審核的過程。
PCB設計是一個考心思的工作，誰的心思密，經驗高，設計出來的板子就好。所以設計時要極其細心，充分考慮各方面的因數(比如說便於維修和檢查這一項很多人就不去考慮)，精益求精，就一定能設計出一個好板子。
四、pcb布線心得之電磁兼容
在研製帶處理器的電子產品時，如何提高抗幹擾能力和電磁兼容性?
1、下面的一些系統要特別注意抗電磁幹擾：
(1) 微控制器時鐘頻率特別高，總線周期特別快的系統。
(2) 系統含有大功率，大電流驅動電路，如產生火花的繼電器，大電流開關等。
(3) 含微弱模擬信號電路以及高精度A/D變換電路的系統。
2、為增加系統的抗電磁幹擾能力採取如下措施：
(1) 選用頻率低的微控制器：
選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統的抗幹擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發射出成為噪聲源，微控制器產生的最有影響的高頻噪聲大約是時鐘頻率的3倍。
(2) 減小信號傳輸中的畸變
微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重，它會引起信號畸變，增加系統噪聲。當Tpd>Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電話元件的Tr(標準延遲時間)為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應儘量少，最好不多於2個。
當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td>Trd的情況，印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則：
信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
(3) 減小信號線間的交*幹擾：
A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由於A點信號的向前傳輸，到達B點後的信號反射和AB線的延遲，Td時間以後會感應出一個寬度為Tr的頁脈衝信號。在C點，由於AB上信號的傳輸與反射，會感應出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈衝信號。這就是信號間的交*幹擾。幹擾信號的強度與C點信號的di/at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈衝的迭加。
CMOS工藝製造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數字電路是迭加100~200mv噪聲並不影響其工作。若圖中AB線是一模擬信號，這種幹擾就變為不能容忍。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交*幹擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線為一模擬信號，要避免數字電路信號線CD對AB的幹擾，AB線下方要有大面積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。可用局部屏蔽地，在有引結的一面引線左右兩側布以地線。
(4) 減小來自電源的噪聲
電源在向系統提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界噪聲的幹擾。電網上的強幹擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻噪聲。模擬電路中的模擬信號更經受不住來自電源的幹擾。
(5) 注意印刷線板與元器件的高頻特性
在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產生對高頻信號的反射，引線的分布電容會起作用，當長度大於噪聲頻率相應波長的1/20時，就產生天線效應，噪聲通過引線向外發射。
印刷線路板的過孔大約引起0.6pf的電容。
一個集成電路本身的封裝材料引入2~6pf電容。
一個線路板上的接插件，有520nH的分布電感。一個雙列直扦的24引腳集成電路扦座，引入4~18nH的分布電感。
這些小的分布參數對於這行較低頻率下的微控制器系統中是可以忽略不計的;而對於高速系統必須予以特別注意。
(6) 元件布置要合理分區
元件在印刷線路板上排列的位置要充分考慮抗電磁幹擾問題，原則之一是各部件之間的引線要儘量短。在布局上，要把模擬信號部分，高速數字電路部分，噪聲源部分(如繼電器，大電流開關等)這三部分合理地分開，使相互間的信號耦合為最小。
處理好接地線
印刷電路板上，電源線和地線最重要。克服電磁幹擾，最主要的手段就是接地。
對於雙面板，地線布置特別講究，通過採用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最後都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常採用屏蔽電纜。對於高頻和數位訊號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。
對噪聲和幹擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來。
(7) 用好去耦電容。
好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能;另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的並行共振頻率大約在7MHz左右，也就是說對於10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。
1uf，10uf電容，並行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。
每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜捲起來的，這種捲起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。
去耦電容值的選取並不嚴格，可按C=1/f計算;即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。
3、降低噪聲與電磁幹擾的一些經驗。
(1)、能用低速晶片就不用高速的，高速晶片用在關鍵地方。
(2)、可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
(3)、儘量為繼電器等提供某種形式的阻尼。
(4)、使用滿足系統要求的最低頻率時鐘。
(5)、時鐘產生器儘量*近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
(6)、用地線將時鐘區圈起來，時鐘線儘量短。
(7)、I/O驅動電路儘量*近印刷板邊，讓其儘快離開印刷板。對進入印製板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
(8)、MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
(9)、閒置不用的門電路輸入端不要懸空，閒置不用的運放正輸入端接地，負輸入端接輸出端。 (10) 印製板儘量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
(11)、印製板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
(12)、單面板和雙面板用單點接電源和單點接地、電源線、地線儘量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
(13)、時鐘、總線、片選信號要遠離I/O線和接插件。
(14)、模擬電壓輸入線、參考電壓端要儘量遠離數字電路信號線，特別是時鐘。
(15)、對A/D類器件，數字部分與模擬部分寧可統一下也不要交*。
(16)、時鐘線垂直於I/O線比平行I/O線幹擾小，時鐘元件引腳遠離I/O電纜。
(17)、元件引腳儘量短，去耦電容引腳儘量短。
(18)、關鍵的線要儘量粗，並在兩邊加上保護地。高速線要短要直。
(19)、對噪聲敏感的線不要與大電流，高速開關線平行。
(20)、石英晶體下面以及對噪聲敏感的器件下面不要走線。
(21)、弱信號電路，低頻電路周圍不要形成電流環路。
(22)、任何信號都不要形成環路，如不可避免，讓環路區儘量小。
(23)、每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
(24)、用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。