圖1. ARM體系結構的演進
圖2. Coretex-A9處理器的架構框圖(View Larger Cortex-A9處理器Image)
Cortex-A9是性能最高的ARM處理器，可實現受到廣泛支持的ARMv7體系結構的豐富功能。Cortex-A9處理器的設計旨在打造最先進的、高效率的、長度動態可變的、多指令執行超標量體系結構，提供採用亂序猜測方式執行的8階段管道處理器，憑藉範圍廣泛的消費類、網絡、企業和移動應用中的前沿產品所需的功能，它可以提供史無前例的高性能和高能效。ARMCortex?-A9處理器提供了史無前例的高性能和高能效，從而使其成為需要在低功耗或散熱受限的成本敏感型設備中提供高性能的設計的理想解決方案。它既可用作單核處理器，也可用作可配置的多核處理器，同時可提供可合成或硬宏實現。該處理器適用於各種應用領域，從而能夠對多個市場進行穩定的軟體投資。
Cortex-A9微體系結構既可用於可伸縮的多核處理器（Cortex-A9 MPCore?多核處理器），也可用於更傳統的處理器（Cortex-A9單核處理器）。可伸縮的多核處理器和單核處理器支持16、32或64KB 4路關聯的L1高速緩存配置，對於可選的L2高速緩存控制器，最多支持8MB的L2高速緩存配置，它們具有極高的靈活性，均適用於特定應用領域和市場。
窗體頂端
與高性能計算平臺消耗的功率相比，ARM Cortex-A9處理器可提供功率更低的卓越功能，其中包括：
通過共享以下常見需求，Cortex-A9處理器可提供滿足各種不同市場應用需求的可擴展解決方案，包括移動手機以及高性能的消費類產品和企業產品：
通過提高性能、降低功耗來提高能效；
提高最高性能，滿足要求更高的應用需求；
能夠在多個設備之間共享軟體和工具投資；
Cortex-A9 MPCore多核處理器集成了經驗證非常成功的ARM MPCore技術以及更多增強功能，以此簡化了多核解決方案，並使其應用範圍得到擴展。Cortex-A9 MPCore處理器可提供史無前例的可擴展的最高性能，同時還支持靈活設計和新功能，從而進一步降低和控制處理器和系統級的能耗。藉助Cortex-A9 MPCore處理器的定向實現，行動裝置的最高性能還可在現在的解決方案的基礎上不斷提高，具體方法是：利用設計靈活性和ARM MPCore技術提供的高級功率管理技術，在散熱受限以及移動電源預算緊張的情況下維持運行。使用可伸縮的最高性能，該處理器可超過現今類似的高性能嵌入式設備的性能，並可在拓寬市場的基礎上進行穩定的軟體投資。
Cortex-A9多核處理器是首款結合了Cortex應用級架構以及用於可擴展性能的多處理能力的ARM處理器，提供了下列增強的多核技術：
*加速器一致性埠（ACP），用於提高系統性能和降低系統能耗
*先進總線接口單元（Advanced Bus Interface Unit），用於在高帶寬設備中實現低延遲時間
*多核TrustZone® 技術，結合中斷虛擬，允許基於硬體的安全和加強的類虛擬（paravirtualization）解決方案
*通用中斷控制器（GIC），用於軟體移植和優化的多核通信
Cortex-A9 NEON媒體處理引擎(MPE)
Cortex-A9 MPE可用於任一Cortex-A9處理器，並可提供一個具有Cortex-A9浮點單元的性能和功能以及NEON高級SIMD指令集實現的引擎，以便進一步提高媒體和信號處理功能的速度。MPE可擴展Cortex-A9處理器的浮點單元(FPU)，提供一個quad-MAC以及附加的64位和128位寄存器集，在每個周期8位、16位和32位整型以及32位浮點數據量的基礎上支持一組豐富的SIMD操作。
Cortex-A9浮點單元(FPU)
在與任一Cortex-A9處理器一起實現時，FPU可提供與ARM VFPv3體系結構兼容的高性能的單雙精度浮點指令，該體系結構是與上一代ARM浮點協處理器兼容的軟體。
物理IP：提供在Cortex-A9處理器上實現低功耗、高性能應用所需的眾多標準單元庫和存儲器。標準單元包括功耗管理工具包，可實現動態和漏洩功耗節省技術，例如時鐘門控、多電壓島和功率門控。還提供具有先進的功耗節省功能的存儲編譯器。
· Fabric IP：Cortex-A9處理器得到廣泛的PrimeCell® fabric IP元件的支持。這些元件包括：一個動態存儲控制器、一個靜態存儲控制器、一個AMBA® 3 AXI可配置的內部互連及一個優化的L2 Cache 控制器，用於匹配Cortex-A9處理器在高頻設計中的性能和吞吐能力。
· 圖形加速: ARM Mali? 圖形處理單元及Cortex-A9處理器的組合，將使得SoC合作活動能夠創造高度整合的系統級解決方案，帶來最佳的尺寸、性能和系統帶寬優勢。
· 系統設計：ARM RealView® SoC Designer工具提供快速的架構優化和性能分析，並允許在硬體完成以前很長時間即可進行軟體驅動程序和對時間要求很嚴格的代碼的早期開發。RealView系統發生器（RealView System Generator）工具為基於Cortex-A9處理器的虛擬平臺的採用提供超快建模能力。Realview工具中關於Cortex-A9處理器的基於周期的（cycle based）及程式設計師視角的模型將於2008年第二季度上市。
· 調試： ARM CoreSight?片上技術加速了複雜調試的時間，縮短了上市時間。程序追蹤宏單元技術（Program Trace Macrocell technology）具有程序流追蹤能力，能夠將處理器的指令流完全可視化，同時配置與ARMv7架構兼容的調試接口，實現工具標準化和更高的調試性能。用於Cortex-A9處理器的CoreSight設計工具包擴展了其調試和追蹤能力，以涵蓋整個片上系統，包括多個ARM處理器、DSP以及智能外設。
· 軟體開發：ARM RealView開發套件（ARM RealView Development Suite）包括先進的代碼生成工具，為Cortex-A9處理器提供卓越的性能和無以比擬的代碼密度。這套工具還支持矢量編譯，用於NEON媒體和信號處理擴展集，使得開發者無需使用獨立的DSP，從而降低產品和項目成本。包括先進的交叉觸發在內的Cortex-A9 MPCore多核處理器調試得到RealView ICE和Trace產品的支持，同時也得到一系列硬體開發板的支持，用於FPGA系統原型設計和軟體開發。
作為許多下一代設備的核心，Cortex-A9處理器通常與許多其他IP塊集成。
系統IP
系統IP組件對於在晶片上構建複雜的系統至關重要，通過利用系統IP組件，開發人員可以顯著縮短開發和驗證周期，從而節約成本並縮短產品的上市時間。
工具支持
所有ARM處理器均受ARM RealView?系列開發工具以及各種第三方工具、作業系統和EDA供應商的支持。ARM RealView工具獨一無二，所提供的解決方案涉及從概念到最終產品部署的整個開發過程。
圖3. 基於Coretex-A9核的主要晶片
NEON是一個SIMD數據處理架構，256位元組的寄存器堆包含32個64-bit位寬的寄存器或者16個128-bit位寬的寄存器。所有的寄存器都被視為具有相同數據類型的一個向量，支持的數據類型包括有符號或者無符號的8-bit、16-bit、32-bit和64-bit的整型數據或者單精度浮點數據。NEON指令都是針對相同數據類型的通道處理的，即所有通道執行相同的指令操作。如下圖4所示。
圖4. ARM NEON處理器的SIMD操作
NEON的寄存器組：NEON和VFPv3 浮點協處理器共享寄存器組，這些寄存器和ARM核的寄存器截然不同，NEON還會採用ARM的寄存器作為地址寄存器間接尋址。圖5是NEON寄存器的視圖，16個128-bit的4位元組寄存器Q0~Q15，或者32個64bit的雙字寄存器D0~D31，VFPv3的寄存器堆還有32個32-bit的寄存器S0~S31.
圖5. NEON和VFPv3協處理器的寄存器堆視圖
NEON指令支持的操作數類型包括：有符號或者無符號的8-bit、16-bit、32-bit和64-bit的整型數據（I8、S8、U8、I16、S16、U16、I32、S32、U32、I64、S64、U64）或者單精度浮點數據（F32）。
圖6. 單個寄存器組的元素分配
NEON支持的一些數據訪問：支持非對齊訪問但對齊的訪問速度更快，可以通過訪問@bits來指定地址對齊的位數，如@32、@64、@128等。加載和存儲支持打包的數據類型，即可以有2、3、4個通道的interleave的數據加載和存儲，還能在標量和向量間進行數據的移動，但是速度比較慢、還能支持單精度浮點的數據運算。
圖7. NEON的線性加載和存儲指令
圖8. 交織的數據加載和存儲指令
圖9. 使用結構化的加載指令加載RGB數據
vld1.32 {d16-d19}, [r1]!
vmul.f32 q12, q8, d0[0]
vmla.f32 q12, q9, d0[1]
vst1.32 {d24-d27}, [r0]!
ARM編譯器優化方法
NEON並行化和向量化的編譯選項：ARM RVDS 3.0以上版本或者DS-5使用編譯選項armcc --vectorize或者Codesourcery 2007q3之後的gcc版本使用如下編譯選項使能vfp：-mcpu=cortex-a8 -mtune=cortex-a8 -O3 -mfloat-abi=softfp -mfpu=vfp或者使用-mcpu=cortex-a8 -mtune=cortex-a8 -O3 -mfloat-abi=softfp -mfpu=neon -ftree-vectorize來使能NEON的並行處理。一般認為RVDS或者DS-5編譯器的armcc針對並行處理性能很差，即使調整算法的結構以適合編譯器進行NEON指令的優化，但是生成的代碼還是難以讓人滿意。而GCC的自動並行化處理的結果性能更差，針對Android開發，只能採用Google提供的NDK的GCC工具鏈可以用來開發。但ARM EABI提供了編譯器支持的C內聯intrinsics。可以參考ARM V7-A的 ABI手冊以及arm_neon.h文件。
ARM彙編器的優化方法
使用NEON的intrinsic指令進行優化需要對NEON的指令集非常熟悉，而且使用intrinsics沒法控制寄存器分配和內存對齊等，因而很多的NEON的優化還是基於彙編代碼。當然手工寫彙編代碼總是需要很多的額外開銷的，而且還要了解ARM EABI編程規範。
NEON編程優化的基本方法
一般NEON優化是針對需要大量數據處理的函數，而函數的基本操作都是先加載數據，然後進行數據處理，最後把計算的結果保存到內存。首先針對NEON數據的加載和存儲，可以參考http://houh-1984.blog.163.com/blog/static/3112783420111159169507/，即適當考慮結構化的加載/存儲以有效的進行數據加載成為有利於並行處理的方式，當然除了數據加載有利於並行處理，還要考慮數據加載有利於cache性能的優化。然後採用NEON指令進行計算，針對數據訪問，可以考慮使用Q0~Q3的參數寄存器以及Q8~Q15寄存器，而對於Q4~Q7寄存器則必須根據EABI的規範在函數調用內保存。
另外就是關需數據的加載類型，一個是數據的對齊，雖然NEON完全支持非對齊訪問，但是對齊數據一個是有利於加載、存儲，另外一個是也更cache友好，非對齊的數據訪問要消耗更多的時鐘周期尤其是在非對齊還要跨越cache行的情況下，數據對齊方式可以採用[
Vld1.8 {D0}, [R1:64]
Vld1.8 {D0,D1}, [R1:128]!
Vld1.8 {D0,D1,D2,D3}, [R2:256]!,R3
Cortex-A8和Cortex-A9的多指令並發有所不同，A8是每次並發兩次fetch，而A9除了多次並發外，還能亂序執行，因而指令重排的優化非常重要。一般而言NEON的SIMD優化能提高至少2倍的系統性能，取決於實際處理的位寬。
http://houh-1984.blog.163.com/
http://baike.baidu.com/view/2937500.htm
http://www.arm.com/zh/products/processors/cortex-a/cortex-a9.php
Cortex-A9的NEON多媒體處理器是基於ARMv7的SIMD（Single Instruction Multiple Data）和向量浮點VFPv3（Vector Floating-Point）指令集的，在具體的晶片設計中NEON組件是可選的，NEON處理器是面向音頻、視頻編解碼器、圖像處理和語音信號處理以及其他的基帶等信息處理領域的。 本文介紹了NEON處理器的基本架構、NEON處理器的並發情況下Cortex-A8和Cortex-A9的區別、NEON的寄存器組和數據類型、NEON編程的針對編譯器、彙編器的優化方法以及其他的提高性能的並行方法。