1 簡易數字存儲示波器的組成結構
通過對簡易存儲示波器的功能分析，可以得到其組成結構如圖1所示。整個系統由控制器模塊、人機界面接口、信號輸入通道、信號顯示模塊和數據通信接口組成。由於篇幅所限，本文僅介紹控制器模塊的設計。
2控制器模塊設計方案
一般來說，控制器模塊應該具有以下一些主要功能：在滿足觸發條件時能啟動對被測信號進行採集、存儲、顯示；
根據被測信號的頻率範圍確定相應的採樣速率；
在對存儲的信號進行顯示時，可以選擇一個合適的速率將存儲的信號數據讀出並恢復為模擬量；
為了使得A／D在合適的模擬輸入信號幅度下進行轉換，應能根據垂直靈敏度的要求選擇信號調理電路的增益。
能實現上述功能要求的控制器可以有如下3種方案供選擇：
(1)用大規模集成電路實現，例如複雜可編程邏輯器件CPLD；
(2)用單片機實現，例如現在流行的MCS-51系列單片機；
(3)用單片機和複雜可編程邏輯器件共同實現。
在上述3種方案中，方案(1)可編程邏輯器件工作速度快，為ns量級，可以滿足設計對最高採樣速率的要求，但是硬體量大，設計複雜且難度大，調試過程繁瑣。方案(2)的優點在於系統規模較小，有一定靈活性，但不適宜於觀察高速信號或複雜信號。但因為單片機的工作速度取決於其機器周期，目前12 MHz時鐘單片機的機器周期為1μs，在採樣速率不是太高的情況下，完全可以滿足要求。方案(3)是在單片機的管理下，由複雜可編程邏輯器件CPLD完成高速控制作用，例如對高速信號的採集和存儲，而單片機則實現對CPLD及整個簡易數字存儲示波器的管理。在這裡，本著經濟實用的原則，而採用方案(2)。
3控制器模塊硬體設計
根據控制器的功能，控制器模塊應當是以單片機為核心的一個單片機最小系統，本設計採用的單片機是89C52。89C52單片機最小系統主要由8 kB的RAM、地址解碼電路、時鐘電路、復位電路等幾部分組成，其電路原理如圖2所示。圖中，74HC373為地址鎖存器，用於鎖存地址信號線的低8位地址；6264為8 kB的數據存儲器，用於對信號採樣數據進行存儲，因此需要13根地址線進行尋址；74HCl38則為解碼器，採用全地址解碼方式，解碼輸出用於選通各個相應晶片並在單片機的作用下進行相關操作。
片外擴展RAM單元與接口電路的地址分配如下：
6264的存儲空間為：0000H～1FFFH。
D／A轉換接口電路的片選信號：Y軸：2000H～3FFFH；X軸：4000H～5FFFH。
D／A轉換接口電路數據傳輸選通信號(XFER)：6000H～7FFFH．
增益選擇信號鎖存器選通信號：8000H～9FFFH。
掃速選擇信號鎖存器選通信號：0A000H～0BFFFH。
4控制器模塊軟體設計
在軟體中，為了使程序簡潔、運行可靠，採用自頂向下的編程方法，充分利用系統的中斷功能，充分使用子程序。
5 結 語
本設計是針對被測信號的頻率較低的情況進行的，控制器模塊以單片機為核心，縮小了系統規模，降低了系統成本，並具有一定的靈活性。