引言
本文引用地址：http://www.eepw.com.cn/article/201706/349296.htm協方差矩陣的計算是信號處理領域的典型運算，是實現多級嵌套維納濾波器、空間譜估計、相干源個數估計以及仿射不變量模式識別的關鍵部分，廣泛應用於雷達、聲吶、數字圖像處理等領域。採用FPGA(Field Programmable Gate Array)可以提高該類數位訊號處理運算的實時性，是算法工程化的重要環節。但是FPGA不適宜對浮點數的處理，對複雜的不規則計算開發起來也比較困難。故目前國內外協方差運算的FPGA實現都是採用定點運算方式。
在充分應用FPGA並行處理能力的同時，為了擴展數據處理的動態範圍，減少數據溢出機率，避免數據截斷所產生的誤差，提高協方差矩陣的運算精度以及擴展該運算的通用性。
本文以空間譜估計作為研究背景，研究了複數據運算和浮點運算的特點，提出了一種適用於任何陣列流型、任意陣元的基於複數浮點運算的協方差矩陣的FPGA實現方案。
1 求解複數浮點協方差矩陣
以11陣元的均勻圓陣為例，其協方差矩陣的求解方案原理框圖如圖1所示。
1.1 FIF0數據緩存器
在該設計方案中選擇FIFO作為數據存儲器，這是因為一旦多路接收機有數據輸出，就會啟動FIFO進行存儲，進而FIFO的不空信號有效(empty=O)，觸發後續的矩陣運算;否則，運算停止，一切狀態清零，FPGA恢復idle(空閒)狀態，等待新的快拍採樣數據的到來。
這樣可以很方便地控制運算的開始和結束。矩陣運算所需要的同步時鐘需要設計一個類似於單穩態觸發器的模塊。當檢測到empty=『0』時，就觸發一個含有121個clk(對於串行方案而言)時鐘信號周期長度的高電平。該高電平與主時鐘相與便可以得到運算的同步時鐘。
1.2 數據共軛轉換
由於測向陣列的輸出矢量X(t)是一個復矢量，對其求協方差矩陣需用陣列輸出列矢量X(t)與其共軛轉置矢量XH(n)對應相乘。如式(1)所示：
1.3 定點數到浮點數的轉換
定點計算在硬體上實現簡單，計算速度比浮點計算要快，但是表示操作數的動態範圍受到限制，浮點數計算硬體實現比較困難;一次計算花費的時間也遠大於定點計算的花費，但是其表示的操作數動態範圍大，精度高。在本設計中，考慮到系統的數據動態範圍和運算精度，選擇浮點計算。由於運算數據是直接從接收機I，Q兩路通道的A/D變換器的輸出獲得，為定點數，因此必須要有一個將A/D採樣的定點數據轉換為浮點數的過程。設計中將16位定點數轉換為IEEE 754標準的單精度格式。32位單精度格式如圖2所示，最高位為符號位，其後8位為指數e(用移碼表示，基數f=2，偏移量為127)，餘下的23位為尾數m。
1.4 浮點複數乘累加器
1.4.1 複數乘法器
假設有兩個複數分別為a+jb和c+jd，這兩個數的乘積為：
複數乘法器的工作原理如圖3所示，其中所用到的加法、減法和乘法器都是基於浮點的運算。值得一提的是，在實現浮點加減法的時候，可以將尾數連同符號位轉化為變形補碼形式後再進行加減運算。這樣做的目的是方便判斷數據是否溢出(變形補碼判斷溢出的規則是：當兩位符號位不同時表示溢出，否則無溢出。無論數據是否溢出，第一位符號位永遠代表真正的符號)，若溢出，則將尾數右歸，指數部分加1，若沒有溢出，則將尾數左歸(規格化)。浮點乘法相對較簡單，對應階碼相加，尾數相乘可以採用定點小數的任何一種乘法運算來完成，只是在限定只取一倍字長時，乘積的若干低位將會丟失，引入誤差。
1.4.2 浮點複數乘累加器
以11個陣元的圓陣為例，實現串行處理方案的浮點複數乘累加器的原理如圖4所示，實部和虛部(雙通道)的乘累加器模塊工作原理一樣。
121階數據緩存器實際上就是121個數據鎖存器級聯形成的一個移位寄存器，初始狀態為零。當浮點複數乘法器有輸出的時候，啟動數據緩存器與之進行加法操作，121個時鐘周期以後可以實現一次快拍採樣的矩陣累加。累加清零信號由時序控制器給出，當所有的快拍採樣點運算都結束之後，數據緩存器輸出累加結果(即協方差矩陣的運算結果)，同時控制器送出一個清零信號，清零121階數據緩存器。
2 仿真結果
可編程邏輯設計有許多內在規律可循，其中一項就是面積和速度的平衡與互換原則。面積和速度是一對對立統一的矛盾體，要求一個設計同時具備設計面積最小，運行頻率最高，這是不現實的。於是基於面積優先原則和速度優先原則，本文分別設計了協方差矩陣的串行處理方案和並行處理方案，並用Altera\stratix\EP1S20F780C7進行板上調試。其調試結果表明，串行處理方案佔用的資源是並行處理方案的1/4，但其運算速度卻是後者的11倍。
2.1 串行處理方案仿真結果
如圖5所示，clk為運算的總控制時鐘;reset為復位控制信號，高電平有效;rd為讀使能信號，低電平有效;wr為寫使能信號，低電平有效;wr_clk為寫時鐘信號，上升沿觸發;q_clk為讀時鐘信號，上升沿觸發;ab_re(31：O)和ab_im(31：O)為乘法器輸出的實部和虛部。q_t2為矩陣乘累加模塊的同步時鐘信號;clkll，state(3：O)，clkl和state(3：0)是狀態機的控制信號，控制矩陣運算規則。
如圖5所示，在100 ns時reset信號有效(即reset=『1』)，所有狀態清零。從335～635 ns間，寫使能信號有效(wr=『O』)且有兩個寫時鐘信號的上升沿到來，即向任意一個通道的FIFO中存入兩個快拍採樣數據，最後輸出結果應該有兩個矩陣，如圖6所示。當FIFO為空時，運算停止，所有狀態清零。等待新採樣數據的到來。
圖5中，在350 ns時，讀使能有效(rd=『0』)且有一個讀時鐘信號的上升沿到來，所以empty信號存在短暫的不空(empty=『O』)狀態，捕獲到這個信息，便觸發單穩態觸發器模塊，產生具有121個clk時鐘周期長度，佔空比為120：1的q_clk信號，進行FIFO的讀操作。
在350～535 ns時間段，因為寫時鐘信號沒有到來，所以FIFO為空(empty=『1』)。從550 ns～24.75 μs時間段讀時鐘信號沒有上升沿到來，整個設計處於第一個矩陣的運算過程中，即運算一個矩陣所需要的時間為24.2 μs。與此同時，第二個數據寫入FIFO，empty一直處於不空狀態(empty=『O』)。
在第一個矩陣運算結束之後，即24.6μs時，系統檢測到empty=『0』，開始讀數據並觸發第二個矩陣運算的時鐘控制信號。如圖6所示，在24.6μs時，empty=『1』。FIFO中的第二個數據被讀出，處於空狀態。從24.85～49.05μs進入第二個矩陣的運算周期。
在仿真時，輸人數據為16位的定點數(1+j1;O+jO;2+j2;3+j3;4+j4;5+j5，6+j6;7+j7;8+j8;9+j9;A+jA)，輸出結果為32位的單精度浮點數。選擇的主時鐘周期為200 ns。在實際調試過程中，整個系統可以在50 MHz主時鐘頻率下正常工作。
2.2 並行處理方案仿真結果
並行方案運算原理與串行方案的一樣，只是在時鐘控制上有所區別，因為採用了11個浮點複數乘累加器，進行一次矩陣運算，只需要11個時鐘周期，如圖7，圖8所示。在仿真時，設置在寫使能信號有效(wr=『O』)的同時，有3個寫時鐘信號(wr_clk)的上升沿到來，即分別向22個FIF0中存入3個數據，則輸出有3個矩陣。從圖7中還可以清楚地看出，運算結果是矩陣的11行數據並行輸出，輸出結果是一個對稱矩陣。
3 結語
在分析了目前應用於空間譜估計的協方差矩陣運算在硬體實現上的不足，如定點計算的數據動態範圍小，運算精度不高，且只適用於特定陣列模型和的陣元數，不具備通用性。在此基礎上提出了基於浮點運算的通用型協方差矩陣的實現方案。仿真結果表明，本文所提出的實現方案採用的是複數乘法運算，最終結果得到的是復共軛對稱矩陣，適合利用任意的陣列模型和陣元數得到與之相對應的協方差矩陣。這就拓展了協方差矩陣運算的應用範圍，且整個運算過程採用的是浮點運算，提高了整個運算的精度。