單片機系統硬體抗幹擾常用方法實踐影響單片機系統可靠安全運行的主要因素主要來自系統內部和外部的各種電氣幹擾，並受系統結構設計、元器件選擇、安裝、製造工藝影響。這些都構成單片機系統的幹擾因素，常會導致單片機系統運行失常，輕則影響產品質量和產量，重則會導致事故，造成重大經濟損失。 形成幹擾的基本要素有三個：
（1）幹擾源。指產生幹擾的元件、設備或信號， 用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鐘等都可能成為幹擾源。
（2）傳播路徑。指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳播路徑是通過導線的傳導和空間的輻射。
（3）敏感器件。指容易被幹擾的對象。如：A/D、 D/A變換器，單片機，數字IC，弱信號放大器等。
1 幹擾的分類
1.1 幹擾的分類
幹擾的分類有好多種，通常可以按照噪聲產生的原因、傳導方式、波形特性等等進行不同的分類。按產生的原因分： 可分為放電噪聲音、高頻振蕩噪聲、浪湧噪聲。 按傳導方式分：可分為共模噪聲和串模噪聲。 按波形分：可分為持續正弦波、脈衝電壓、脈衝序列等等。
1.2 幹擾的耦合方式
幹擾源產生的幹擾信號是通過一定的耦合通道才對測控系統產生作用的。因此，我們有必要看看幹擾源和被幹擾對象之間的傳遞方式。幹擾的耦合方式，無非是通過導線、空間、公共線等等，細分下來，主要有以下幾種：
（1）直接耦合： 這是最直接的方式，也是系統中存在最普遍的一種方式。比如幹擾信號通過電源線侵入系統。對於這種形式，最有效的方法就是加入去耦電路。
（2）公共阻抗耦合： 這也是常見的耦合方式，這種形式常常發生在兩個電路電流有共同通路的情況。為了防止這種耦合，通常在電路設計上就要考慮。使幹擾源和被幹擾對象間沒有公共阻抗。
（3）電容耦合： 又稱電場耦合或靜電耦合。是由於分布電容的存在而產生的耦合。
（4）電磁感應耦合： 又稱磁場耦合。是由於分布電磁感應而產生的耦合。
（5）漏電耦合： 這種耦合是純電阻性的，在絕緣不好時就會發生。
2 常用硬體抗幹擾技術
針對形成幹擾的三要素，採取的抗幹擾主要有以下手段。
2.1 抑制幹擾源 抑制幹擾源就是儘可能的減小幹擾源的du/dt， di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。 減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源迴路串聯電感或電阻以及增加續流二極體來實現。 抑制幹擾源的常用措施如下：
（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢幹擾。僅加續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。
（2）在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。
（3）給電機加濾波電路，注意電容、電感引線要儘量短。
（4）電路板上每個IC要並接一個0.01μF～0.1 μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端並儘量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
（5）布線時避免90度折線，減少高頻噪聲發射。
（6）可控矽兩端並接RC抑制電路，減小可控矽產生的噪聲（這個噪聲嚴重時可能會把可控矽擊穿的）。
2.2 切斷幹擾傳播路徑
按幹擾的傳播路徑可分為傳導幹擾和輻射幹擾兩類。 所謂傳導幹擾是指通過導線傳播到敏感器件的幹擾。高頻幹擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻幹擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。 所謂輻射幹擾是指通過空間輻射傳播到敏感器件的幹擾。一般的解決方法是增加幹擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加屏蔽罩。 切斷幹擾傳播路徑的常用措施如下：
（1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗幹擾就解決了一大半。許多單片機對電源噪聲很敏感，要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的幹擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
（2）如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。
（3）注意晶振布線。晶振與單片機引腳儘量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。
（4）電路板合理分區，如強、弱信號，數字、模擬信號。儘可能把幹擾源（如電機、繼電器）與敏感元件（如單片機）遠離。
（5）用地線把數字區與模擬區隔離。數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A晶片布線也以此為原則。
（6）單片機和大功率器件的地線要單獨接地，以減小相互幹擾。大功率器件儘可能放在電路板邊緣。
（7）在單片機I/O口、電源線、電路板連接線等關鍵地方使用抗幹擾元件如磁珠、磁環、電源濾波器、屏蔽罩，可顯著提高電路的抗幹擾性能。
2.3 提高敏感器件的抗幹擾性能
提高敏感器件的抗幹擾性能是指從敏感器件這邊考慮儘量減少對幹擾噪聲的拾取，以及從不正常狀態儘快恢復的方法。 提高敏感器件抗幹擾性能的常用措施如下：
（1）布線時儘量減少迴路環的面積，以降低感應噪聲。
（2）布線時，電源線和地線要儘量粗。除減小壓降外，更重要的是降低耦合噪聲。
（3）對於單片機閒置的I/O口，不要懸空，要接地或接電源。其它IC的閒置端在不改變系統邏輯的情況下接地或接電源。
（4）對單片機使用電源監控及看門狗電路，如： IMP809，IMP706，IMP813， X5043，X5045等，可大幅度提高整個電路的抗幹擾性能。
（5）在速度能滿足要求的前提下，儘量降低單片機的晶振和選用低速數字電路。
（6）IC器件儘量直接焊在電路板上，少用IC座。
2.4 其它常用抗幹擾措施
（1）交流端用電感電容濾波：去掉高頻低頻幹擾脈衝。
（2）變壓器雙隔離措施：變壓器初級輸入端串接電容，初、次級線圈間屏蔽層與初級間電容中心接點接大地，次級外屏蔽層接印製板地，這是硬體抗幹擾的關鍵手段。次級加低通濾波器：吸收變壓器產生的浪湧電壓。
（3）採用集成式直流穩壓電源： 有過流、過壓、過熱等保護作用。
（4）I/O口採用光電、磁電、繼電器隔離，同時去掉公共地。
（5）通訊線用雙絞線：排除平行互感。
（6）防雷電用光纖隔離最為有效。
（7）A/D轉換用隔離放大器或採用現場轉換：減少誤差。
（8）外殼接大地：解決人身安全及防外界電磁場幹擾。
（9）加復位電壓檢測電路。防止復位不充分， CPU就工作，尤其有EEPROM的器件，復位不充份會改變EEPROM的內容。
（10）印製板工藝抗幹擾：
① 電源線加粗，合理走線、接地，三總線分開以減少互感振蕩。
② CPU、RAM、ROM等主晶片，VCC和GND之間接電解電容及瓷片電容，去掉高、低頻幹擾信號。
③ 獨立系統結構，減少接插件與連線，提高可靠性，減少故障率。
④ 集成塊與插座接觸可靠，用雙簧插座，最好集成塊直接焊在印製板上，防止器件接觸不良故障。
⑤ 有條件的採用四層以上印製板，中間兩層為電源及地。
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴