PCB布局的DC電阻,寄生電容和寄生電感

2021-01-08 電子發燒友
PCB布局的DC電阻,寄生電容和寄生電感

上海韜放電子 發表於 2020-12-31 12:01:41

許多設計人員習慣於根據電路模型來思考系統行為。這些模型和電路圖在某種程度上都是正確的,但是它們缺少一些確定系統行為的重要信息。電路圖中缺少的信息是實際PCB布局的幾何形狀,它決定了系統中的元素如何相互電和磁耦合。

那麼,是什麼導致真正的PCB或IC中的電路元件,導體,鐵氧體和其他複雜結構之間發生電磁場耦合呢?這是由電磁場和物質之間的相互作用決定的,但是在複雜系統中總結信號行為的概念性方法是根據寄生電路元件或簡稱寄生來考慮耦合。將寄生效應引入電路模型可幫助您解釋真實系統中意料之外或不期望的信號和電源行為,從而使寄生建模工具對於理解電路和產品行為非常有幫助。

這是因為電路圖根本無法說明實際PCB,IC或任何其他電氣系統的某些重要功能。寄生在電路圖中表示為電阻器,電容器和電感器,具體取決於它們在頻域中的行為。請注意,幾乎完全按照LTI電路來討論寄生,這意味著寄生也被視為線性且隨時間變化的。時變和非線性寄生蟲採用更複雜的建模技術,其中涉及時域中的手動迭代。它們對系統的初始條件也可能非常敏感,尤其是在存在反饋的情況下。

儘管實際的PCB很複雜,但LTI系統涵蓋了絕大多數實用的電氣系統。確定寄生效應實際上就是確定系統的頻率行為,因為寄生元件對信號的影響是頻率的函數。通過將[理想系統+可能的寄生蟲]的頻率行為與[實際系統測量]進行比較,可以確定可能的寄生蟲在系統中產生與頻率有關的行為。

是什麼決定了寄生,電路圖中未考慮什麼?

實際系統的很多方面都會在PCB布局,IC或任何其他電氣系統中產生意外的寄生現象。重要的是在嘗試使用SPICE仿真提取寄生效應之前,請注意電路圖中無法考慮的內容。

幾何。各種導體之間的距離,它們在板上的布置以及它們的橫截面積將決定DC電阻,寄生電容和寄生電感。

介電常數。PCB電介質的介電常數高,這決定了電路元件之間的寄生電容。

磁導率。對於磁性元件,導磁率在確定信號和功率行為方面也起著作用,因為這些元件會產生寄生電感。在高頻下工作時,鐵氧體變壓器和其他磁性元件可以像電感器或輻射器一樣工作。

行波行為。在實際PCB和互連中傳播的任何信號都是傳播波形。電磁波的傳播會在互連中產生傳輸線效應,無法用簡單的電路圖對其進行建模。需要修改您的SPICE仿真,以考慮波形的有限速度。

諸如纖維編織效應之類的事情,特別是在PCB基板內的現象,很難通過電路模型或布局後仿真來輕鬆模擬,因為涉及的電路模型可能變得很棘手。但是,電路仿真可以幫助您廣泛檢查PCB中與頻率有關的行為。可以很容易地確定其他寄生蟲,例如集成電路上的輸入/輸出電容或鍵合線電感,因為可以肯定地知道寄生蟲的類型及其位置。

下面的示例示意圖顯示了用於檢查和解釋集成電路中接地反彈的典型電路模型。由於接地導線中的寄生電感(在示意圖中標記為L)而產生這種效應。但是,在存在接地反彈的情況下,電路中還有其他影響電路行為的因素。由於集成電路上的引腳,驅動器輸出和負載輸入處的兩個電容器模擬了寄生電容。I / O線上的電阻器模擬其寄生直流電阻。

寄生提取的目標通常是對系統的頻率相關行為進行估算,以便將系統在某些頻率範圍內廣義地描述為電容性或電感性。使用上面顯示的示意圖類型,您可以通過將模擬結果與實驗測量值進行比較來提取寄生效應(請參見下面的方法2)。只需使用頻率掃描來模擬電路,或使用脈衝來為電路提供瞬態分析。然後,您需要將結果與測量數據進行比較,以確定系統中的寄生因素。

有兩種方法可以提取SPICE中的寄生蟲。這兩項都需要對系統中可能存在的寄生蟲有所了解,或者需要與完成的PCB布局的測量結果進行比較:

分析方法。這涉及使用解析方程來計算平凡或非平凡的電路模型的頻率相關行為。組件值通常是根據數據表或先前的經驗得出的。

回歸方法。儘管已知描述寄生電路和測量值之間關係的通用模型,但在未知寄生電路元件的等效值時使用該方法。標準回歸方法可用於確定模型與數據之間的一致性。

在即將到來的示例中,我們將考慮如何運行兩種方法所需的PSpice仿真。我們將假定各種可能的值,並使用SPICE仿真檢查頻率響應,而不是為各種寄生蟲假設單個值。結果可用於構建描述電路頻率響應如何取決於特定寄生值的模型,然後可將其用於從測量數據計算寄生值。

示例:電容器自諧振頻率

作為示例,讓我們看一下如何通過識別電容器的自諧振頻率來提取電容器中的寄生電容。自諧振是高頻電容器中的一種眾所周知的現象,由於寄生串聯電阻和電感而產生。在下面的示意圖中,我們有一個額定值為4.7 pF的電容器,並且我們希望提取寄生電感和電阻。

在這裡,我們要掃描源的頻率,同時還要掃描寄生值。這是通過頻域中的參數掃描完成的,這將為我們的當前測量提供一組曲線。然後可以將它們用於提取自諧振頻率和ESL值。為此,您需要為要掃描的每個組件值設置一個全局參數。這是通過將PARAM零件添加到原理圖,然後在組件值中輸入參數名稱來完成的。

以下曲線集顯示了將電感器值從1 nH掃描到100 nH時獲得的結果。電源提供的電流繪製在y軸上。一旦獲得此數據,便可以將其與測量數據進行比較,以確定電容器寄生電感的真實值。

上面示意圖中電容器的自諧振曲線。

您可以對電阻掃描使用相同的過程來確定ESR的真實值。例如,回到地面反彈圖,您可以掃描寄生電容值,並將結果與測得的信號進行比較(例如,在示波器走線上)。

從SPICE模擬中提取的數據可用於分析方法或回歸方法。在分析方法中,只要存在作為寄生值的函數的頻率響應模型(在這種情況下為電容器自諧振頻率),就可以從模擬響應中直接計算寄生值。在上面的示例中,我們希望將測得的阻抗或自諧振與仿真值進行比較,以確定寄生蟲的準確值。

如果模擬曲線與測量曲線非常相似,則說明模型可以高精度地說明電路的行為。在實踐中,您將不會有如此完美的匹配,因此您必須將模擬數據(在這種情況下為自諧振頻率)擬合到模型(通常是線性或冪定律)。然後,您可以將測量數據中的觀測值插入模型中,以計算相關寄生物的值。類似的技術可以用於其他測試和環境。

何時返回布局

在某些時候,實際的PCB布局變得如此複雜,以至於試圖通過擬合等效電路模型來提取寄生效應變得很棘手。從技術上講,您可以編寫一個程序來對數據和一些預定義的試驗模型進行重複擬合,但是您的程序仍必須確切猜測是什麼寄生物及其等效電路布置(並聯,串聯或非平凡)產生了信號行為。此時,替代方法是返回到場求解器以從PCB布局中提取寄生效應。

在布局後視圖中提取寄生蟲非常簡單。只需選擇要分析的互連並運行自動提取工具。集成的場求解器將直接根據Maxwell方程式計算PCB布局中的等效寄生效應。您無需使用回歸來擬合電路模型即可檢查PDN阻抗,走線阻抗,互耦以及其他影響信號行為的因素。下面顯示了一個示例,該示例顯示了在PCB布局中繪製為熱圖的耦合強度。
編輯:hfy

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 電巢學堂:詳解射頻電路中的電阻,電容和電感
    電阻,電容和電感是電子線路中最常用的元器件,在低頻電子線路或者直流電路中,這些元器件的特性很一致。但是在射頻電路中又會是什麼情況呢?今天我們就雷振亞老師的《微波工程導論》一書的介紹,繼續學習射頻電路基礎中的基礎。
  • 關於寄生電容 一定要仔細讀一讀
    電源紋波和瞬態規格會決定所需電容器的大小,同時也會限制電容器的寄生組成設置。圖1顯示一個電容器的基本寄生組成,其由等效串聯電阻(ESR)和等效串聯電感(ESL)組成,並且以曲線圖呈現出三種電容器(陶瓷電容器、鋁質電解電容器和鋁聚合物電容器)的阻抗與頻率之間的關係。
  • 淺談電容電阻電感的選型標準
    淺談電容電阻電感的選型標準 硬體家園 發表於 2020-05-04 09:16:00 以下內容為個人經驗分享,僅供參考。
  • PCB布局時去耦電容擺放經驗分享
    打開APP PCB布局時去耦電容擺放經驗分享 佚名 發表於 2017-02-09 09:36:54 對於電容的安裝,首先要提到的就是安裝距離
  • ADI專家講電阻、電容、電感使用的23個要點
    在一塊小小的麵包板上,各式各樣的電阻搭配著多彩的色環,猶如一座座彩虹橋梁,引領我們走進玄妙的電子世界。伴隨著電容與電感的相繼加入,三種無源器件構成了硬體電路的基礎,影響著電路的方方面面。 隨著我們電路知識的加深,通常對這些基礎元件的關注度逐漸降低。但實際上,這些無源元件合理的應用與選擇不僅決定著硬體電路設計的穩定性,更決定著電子設備的質量優劣。
  • 一看就懂,超詳細非隔離式開關電源PCB布局設計技巧
    對一塊大電路板上的嵌入dc/dc電源,要獲得最佳的電壓調節、負載瞬態響應和系統效率,就要使電源輸出靠近負載器件,儘量減少PCB走線上的互連阻抗和傳導壓降。確保有良好的空氣流,限制熱應力;如果能採用強制氣冷措施,則要將電源靠近風扇位置。
  • EDA365:非隔離式開關電源PCB布局設計技巧
    dc/dc電源,要獲得最佳的電壓調節、負載瞬態響應和系統效率,就要使電源輸出靠近負載器件,儘量減少PCB走線上的互連阻抗和傳導壓降。 功率級的布局 開關電源電路可以分為功率級電路和小信號控制電路兩部分。功率級電路包含用於傳輸大電流的元件,一般情況下,要首先布放這些元件,然後在布局的一些特定點上布放小信號控制電路。 大電流走線應短而寬,儘量減少PCB的電感、電阻和壓降。
  • PCB布局布線的相關基本原理和設計技巧
    一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬、線長、銅厚、板層結構有關,但線過長會增大分布電容和分布電感,使信號質量有所下降。 所以時鐘IC引腳一般都接;" 端接,但蛇形走線並非起電感的作用。相反地,電感會使信號中的上升沿中的高次諧波相移,造成信號質量惡化,所以要求蛇形線間距少是線寬的兩倍。
  • 工程師一定要注意的幾個PCB布局陷阱
    LM對電路間距、電感環路面積(即磁通量)以及環路方向非常敏感。因此,緊湊的電路布局和降低耦合之間的最佳平衡是正確排列所有電感的方向。 RF電路布局的主要問題通常是電路的特徵阻抗不理想,包括電路元件及其互聯。引線覆銅層較薄,則等效於電感線,並與鄰近的其它引線形成分布電容。引線穿過過孔時,也會表現出電感和電容特性。
  • EMC設計重點-電感、電容、磁珠
    對這樣高頻的電磁噪聲必須使用穿心電容才能有效地濾除。普通電容之所以不能有效地濾除高頻噪聲,是因為兩個原因,一個原因是電容引線電感造成電容諧振,對高頻信號呈現較大的阻抗,削弱了對高頻信號的旁路作用;另一個原因是導線之間的寄生電容使高頻信號發生耦合,降低了濾波效果。
  • 圖解MOSFET的寄生電容、VGS的溫度特性
    同普通三極體相比,MOSFET堪稱電晶體之王,在模擬電路和數字電路中均有廣泛用途。為了發揮MOSFET性能優勢,用戶除了詳細閱讀產品規格書外,有必要先了解MOSFET的寄生電容,開關性能,VGS(th)(界限値),ID-VGS特性及其各自的溫度特性。
  • 漏電流和寄生電容引起的DRAM故障識別
    (a) DRAM電容Z平面截面圖像及電介質洩漏路徑;(b)電容X平面界面圖像及電介質洩漏路徑;(c)總漏電流與偏置強度的變化曲線。圖4所示為DRAM電容的電介質洩漏的例子。圖4 (a)和4 (b)分別是DRAM的Z平面和X平面截面圖,以及在SEMulator3D器件模型中觀察到的電介質洩漏路徑在這兩個平面上的投影。
  • 開關電源的電感選擇和布局布線
    壞的PCB布局布線設計不但會降低開關電源的性能,更會強化EMC、EMI、地彈(grounding)等。在對開關電源進行布局布線時應注意的問題和遵循的原則也是本文要討論的另一重要命題。儘管參數很多,但準則只有一條:儘量保證fsw下電感的阻抗最小,讓實際電路和理想模型吻合,降低電感的功耗和熱量,提高電源的效率。 3.1自激頻率fo 理想模式的電感,其阻抗與頻率呈線性關係,會隨頻率升高而增大。實際電感模型如圖3-1-1所示,由電感L串聯RDCR和寄生電容C並聯而成,存在自激頻率fo頻率小於fo時呈感性,大於fo時呈容性,在fo處阻抗最大。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬、線長、銅厚、板層結構有關,但線過長會增大分布電容和分布電感,使信號質量有所下降。 所以時鐘IC引腳一般都接;" 端接,但蛇形走線並非起電感的作用。相反地,電感會使信號中的上升沿中的高次諧波相移,造成信號質量惡化,所以要求蛇形線間距少是線寬的兩倍。
  • 電阻、電感、電容的交流特性是什麼?
    好了,回顧了上述問題之後就可以進行以下學習了;電阻、電感、電容的差別之處在以下6個方面,我們逐一進行講解,對比。,這與電阻不同;2.有效值關係:加在電感上的電流與電壓成正比,等於感抗,注意電壓電流均是有效值,這個是非常實用的公式,我們應該掌握,它和電阻在形式上一致;3.阻抗:電感對電流有阻礙作用,其值的大小用感抗表示XL=2πfL,f交流電的頻率,L電感;從該公式可以看出,交流電頻率越大,電感對其感抗越大,這就是交流電的通直隔交作用,用它的這個功能可以進行濾波
  • PCB設計上開關電源的電感正確擺放位置
    本文轉載自【微信公眾號:strongerHuang,ID:strongerHuang】經微信公眾號授權轉載,如需轉載與原文作者聯繫用於電壓轉換的開關穩壓器使用電感來臨時存儲能量。這些電感的尺寸通常非常大,必須在開關穩壓器的印刷電路板(PCB)布局中為其安排位置。
  • 常用元器件的識別和使用(電阻、電容、電感)
    打開APP 常用元器件的識別和使用(電阻、電容、電感) 黃工的嵌入式技術 發表於 2020-02-03 14:59:04 在電路中,它的主要作用是穩定和調節電路中的電流和電壓,作為分流器、分壓器和消耗電能的負載使用 電阻器是非極性元件,電阻器的阻值可在元件體通過色環或工程編碼來鑑別 常見的電阻類型:
  • 為什麼我們越來越多的使用貼片電阻,而非插裝器件?
    這是由於貼片元件體積小並且不需要過孔,從而減少了雜散電場和雜散磁場,這在高頻模擬電路和高速數字電路中非常重要。如圖8.1所示,我們可以看到電阻的寄生參數,主要是並聯的雜散電容Cp,和引線導致的寄生電感Lp和並聯電容。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!_騰訊新聞
    一般要求延遲差不超過1/4時鐘周期,單位長度的線延遲差也是固定的,延遲跟線寬、線長、銅厚、板層結構有關,但線過長會增大分布電容和分布電感,使信號質量有所下降。 所以時鐘IC引腳一般都接;" 端接,但蛇形走線並非起電感的作用。相反地,電感會使信號中的上升沿中的高次諧波相移,造成信號質量惡化,所以要求蛇形線間距少是線寬的兩倍。
  • 線間寄生電容在容性串擾中起著怎樣的作用
    而容性耦合串擾在整個幹擾路徑中起著決定性作用,而線間寄生電容在容性串擾中又起著關鍵作用。本文通過4個不同的模型,來看看不同環境下,對線間寄生電容的影響?以此為PCB設計帶來參考意義。,其實在實際中,一般情況下的印製線寬是沒有PCB的厚度大的,更不太可能兩條走線有很大長度的平行布局,所以可以看出光從頂層和底層來看,線間電容是很小的。