兩款時序邏輯電路設計實驗方案報告解析

2020-12-24 電子發燒友

兩款時序邏輯電路設計實驗方案報告解析

CoutCodes 發表於 2020-10-20 13:57:55

 

    組合邏輯電路設計實驗報告

        一、實驗目的

1.加深理解組合邏輯電路的工作原理。

2.掌握組合邏輯電路的設計方法。

3.掌握組合邏輯電路的功能測試方法。

二、實驗環境

1、PC機

2、Multisim軟體工具

三、實驗任務及要求

1、設計要求：

用兩片加法器晶片74283配合適當的門電路完成兩個BCD8421碼的加法運算。（輸入兩個以BCD8421碼表示的十進位數，輸出也是以BCD8421碼表示的和，並用數碼管顯示出來。）

2、實驗內容：

按要求完成上述電路的功能。

驗證其功能是否正確。

四、實驗設計說明（簡述所用器件的邏輯功能，詳細說明電路的設計思路和過程）

1.所用器件及其邏輯功能

74283是一個超前進位的4位全加器，可以搭配邏輯門組4位二進位加減法器。

由上述真值表可以得到SUM_i和Ci的邏輯表達式如下：

SUM_i= Ai+Bi+Ci-1 Ci= AiBi+（Ai+Bi）Ci-1

2. 電路的設計思路和過程

（1）分別用兩個四位二進位數表示兩個十進位數，如用A3A2A1A0表示被加數，用B3B2B1B0表示加數，用S3S2S1S0表示「和」，用C表示進位。

（2）由於BCD8421碼僅代表進位的0—9，所以加法修正規則當＞9時，修正值為當S》9時，修正值為D3D2D1D0=0110（加6進行修正），而這又細分為三種情況，SUM_4∩SUM_4=1，SUM_4∩SUM_3=1，和進位；當S《9時，修正值為D3D2D1D0=0000。

（3）由真值表得：D3=D0=0，D2=D1=C4 + S4S3 + S4S3

五、實驗電路（畫出完整的邏輯電路圖和器件接線圖）

六、總結調試過程所遇到的問題及解決方法，實驗體會

1、設計過程中遇到過哪些問題？是如何解決的？

對於軟體的操作還不夠熟悉，進行百度軟體的使用教程進行學習，使自己更加清除的了解原件的添加位置。

2、通過此次組合邏輯電路實驗，你對組合邏輯電路的設計是否有更清楚的認識？若沒有，請分析原因；若有，請說明在哪些方面更加清楚。

有，對組合邏輯電路中規模集成晶片的認識更深了，對於加法器的認識也更加深入，通過這次實驗也更加深刻的理解了他的真正函數式。

時序邏輯電路設計實驗報告

一、實驗目的

1.加深理解時序邏輯電路的工作原理。

2.掌握時序邏輯電路的設計方法。

3.掌握時序邏輯電路的功能測試方法。

二、實驗環境

1、PC機

2、Multisim軟體工具

三、實驗任務及要求

1、設計要求：

要求設計一個計數器完成1→3→5→7→9→0→2→4→6→8→1→… 的循環計數（設初值為1），並用一個數碼管顯示計數值（時鐘脈衝頻率為約1Hz）。

2、實驗內容：

（1） 按要求完成上述電路的功能。

（2） 驗證其功能是否正確。

四、實驗設計說明（簡述所用器件的邏輯功能，詳細說明電路的設計思路和過程）

1.所用器件和邏輯功能

74160計數器：同步十進位計數器

2.電路的設計思路和過程

（1）本實驗選用一個74160十進位計數器進行計數、控制顯示，數字顯示器進行數字循環顯示。

（2）電路設計思路及過程：利用輸入關係和輸出關係，獲得如下真值表：

利用卡諾圖化簡法獲得真值表達式：

並根據真值表達式，連接電路圖，即可完成要求。

五、實驗電路（畫出完整的邏輯電路圖和器件接線圖）

六、總結調試過程所遇到的問題及解決方法，實驗體會

1、設計過程中遇到過哪些問題？是如何解決的？

一開始是想使用老師說所的觸發器和門電路設計電路圖的，但是在完成的過程中，因為對於觸發器並不是十分的熟悉，在完成電路的連接之後，始終無法獲得正確的答案，無奈之下選擇另闢蹊徑，直接選擇輸入和輸出的對應關係的真值表達式來連接電路，並且最終完成。

2、通過此次時序邏輯電路實驗，你對時序邏輯電路的設計是否有更清楚的認識？若沒有，請分析原因；若有，請說明在哪些方面更加清楚。

有，本次實驗嘗試了兩種方法完成。第一種是利用了D觸發器，第二種是利用計時器完成。通過這次實驗，我對時序電路涉及到的器件更熟悉，對中規模集成電路晶片的認識更深，也掌握了時序邏輯電路的設計方法和任意進位計數器的構成方法。
編輯：hfy

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 組合邏輯電路和時序邏輯電路比較_組合邏輯電路和時序邏輯電路有...
    > 　　組合邏輯電路和時序邏輯電路都是數字電路，組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。 　　本文主要介紹了組合邏輯電路和時序邏輯電路比較以及組合邏輯電路和時序邏輯電路的區別是什麼，跟隨小編一起來了解一下。
  • 時序邏輯電路的特點及邏輯圖分析
    時序邏輯電路其任一時刻的輸出不僅取決於該時刻的輸入，而且還與過去各時刻的輸入有關。常見的時序邏輯電路有觸發器、計數器、寄存器等。由於時序邏輯電路具有存儲或記憶的功能，檢修起來就比較複雜。
  • Verilog HDL基礎教程之:時序邏輯電路
    在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現。例如，實現一個帶有異步復位信號的D觸發器如下。必須注意的是，在時序邏輯電路中，通常使用非阻塞賦值，即使用「=」。當always塊整個完成之後，值才會更新，例如：例2：帶異步復位的D觸發器2。
  • 同步和異步的區別電平異步時序邏輯電路
    脈衝異步時序電路和同步時序電路有兩個共同的特點：● 電路狀態的轉換是在脈衝作用下實現的。在同步時序電路中儘管輸入信號可以是電平信號或者脈衝信號，但電路的狀態轉換受統一的時鐘脈衝控制；脈衝異步時序電路中沒有統一的時鐘脈衝，因此，規定輸入信號為脈衝信號，即控制電路狀態轉換的脈衝由電路狀態輸入端直接提供。● 電路對過去輸入信號的記憶是由觸發器實現的。
  • FPGA電路組合邏輯設計中的毛刺如何解決
    和所有的數字電路一樣，毛刺也是FPGA電路中的棘手問題，它的出現會影響電路工作的穩定性，可靠性，嚴重時會導致整個數字系統的誤動作和邏輯紊亂。 信號在FPGA器件中通過邏輯單元連線時，一定存在延時。延時的大小不僅和連線的長短和邏輯單元的數目有關，而且也和器件的製造工藝、工作電壓、溫度等有關。 另外，信號的高低電平轉換也需要一定的過渡時間，由於存在這兩方面的因素，多路信號的電平值發生變化時，在信號變化的瞬間，組合邏輯的輸出有先後順序，並不是同時變化，往往會出現一些不正確的尖峰信號，這些尖峰信號就是「毛刺」。
  • 時序電路之觸發器
    打開APP 時序電路之觸發器 FPGA入門到精通 發表於 2021-01-06 17:07:22 時間的重要性不言而喻，加上時間這個維度就如同
  • 基本的邏輯電路有哪些_想要的邏輯電路都在這
    主要包括內容有數字電子技術（幾種邏輯電路）、門電路基礎（半導體特性，分立元件、TTL集成電路CMOS集成門電路）、組合邏輯電路（加法器、編碼器、解碼器等集成邏輯功能）時序邏輯電路（計數器、寄存器）以及數模和模數轉換。 　　邏輯電路的分類 　　邏輯電路是執行基本邏輯操作的電路，它們在電子數字計算機中被大量運用。
  • 數字邏輯電路C語言描述方法介紹
    摘要：為了改進數字邏輯電路教學方法以適應電子技術迅猛發展的需要，我們探索和實踐了數字邏輯電路教學的新方法，這就是基於計算機高級語言（C語言）的數字邏輯電路課堂教學和實驗教學方法，本文重點介紹了本教學方法的特點以及實現方法。
  • 硬體電路時序計算方法與應用實例
    編者按：　　摘要：本文針對高速電路設計中經常面臨的時序問題，提出了時序分析和計算方法，並結合SPI4.2接口給出了具體分析實例。　　1 滿足接收端晶片的建立/保持時間的必要性　　在高速數字電路設計中，由於趨膚效應、臨近幹擾、電流高速變化等因素，設計者不能單純地從數字電路的角度來審查自己的產品，而要把信號看作不穩定的模擬信號。採用頻譜分析儀對信號分析，可以發現，信號的高頻譜線主要來自於信號的變化沿而不是信號頻率。
  • FPGA工程師進階必學：時序分析的基本步驟和整體設計思路
    ，講述如何用硬線邏輯電路實現複雜數字邏輯系統的方法。--邏輯函數及其數學工具；重點討論了邏輯電路的設計方法和分析方法；詳細介紹了通用性強的幾類中、大規模集成器件，並結合實例介紹了它們在各領域中的應用；對可編程邏輯器件及其硬體描述語言也進行了系統介紹。
  • 電子人必備基礎知識:數字電路之組合邏輯電路
    作為電子人，關於數字電路的基礎知識是大家必須要掌握的，對學習PCB設計的電子人來說，同樣也是如此。今天，板兒妹主要來和大家介紹數字電路中的組合邏輯電路。關於組合邏輯電路用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。
  • 五人表決器電路設計方案匯總(五款模擬電路邏輯圖及原理圖詳解)
    打開APP 五人表決器電路設計方案匯總（五款模擬電路邏輯圖及原理圖詳解） 發表於 2018-01-18 09:18:07 本文為大家帶來五款五人表決器電路設計方案
  • 電子電路設計的基礎知識全面解析
    2、 方案選擇：　　根據掌握的知識和資料，針對設計提出的任務、要求和條件，設計合理、可靠、經濟、可行的設計框架，對其優缺點進行分析，做到心中有數。　　四、 電子電路故障檢查的一般方法　　對於新設計組裝的電路來說，常見的故障原因有：　　(1)實驗電路與設計的原理圖不符;元件使用不當或損壞;　　(2)設計的電路本身就存在某些嚴重缺點，不能滿足技術要求，連線發生短路和開路;　　(3)焊點虛焊，接插件接觸不良，可變電阻器等接觸不良;
  • FPGA初學者做時序最易忽視的幾個要點，每一項都很重要
    時序修正嚴格遵守Vivado開發流程，在第一次跑綜合時最好是在沒有任何物理約束的情況下，Vivado在越少物理約束的情況下綜合出來的效果越好。查看每個階段的時序報告，將每一階段的時序違例控制在300ps以內，儘早消除問題。以前本人RTL Analysis階段過了之後選擇運行Implementation跳過Synthesis報告，這是不可取的行為。
  • 一種OTP存儲器片上時序信號產生電路的設計
    摘要：設計了一種用於OTP存儲器的片上時序信號產生電路。由地址變化探測電路和脈衝寬度調整電路組成。地址變化檢測電路檢測地址信號的變化，再由脈衝寬度調整電路產生一個寬度適中的時序信號，用於內部時序控制。其具有時序信號寬度可控，電路結構簡單的特點。
  • 基於可編輯邏輯器件和VHDL語言實現猝發多脈衝產生系統的應用方案
    打開APP 基於可編輯邏輯器件和VHDL語言實現猝發多脈衝產生系統的應用方案 馮傳均,何泱,戴文 發表於 2020-12-09 07:20:00
  • 實驗探究串、並聯電路中的電壓關係
    僅憑一組實驗數據得出的結論具有偶然性，是不可靠的。(2)探究串聯電路的電壓關係時，發現兩燈泡兩端的電壓相等，原因是什麼？提示：使用了兩個規格相同的燈泡做實驗。(3)若電壓表的指針偏轉到最右端無刻度的地方，原因是什麼？
  • EDA技術在電路設計中的地位和作用
    同時為了提高系統的可靠性與通用性，微處理器和專用集成電路(ASIC)逐漸取代了通用集成硬體LSI電路，而在這兩者之間，ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。總的來說，ASIC的製作可粗略地分為掩膜式方法和現場可編程方法兩大類。目前，業界大量可編程器件(PLD)，尤其是現場可編程邏輯器件(CPLD/FPGA)被大量地應用在ASIC的製作中。
  • 「數字電路」邏輯門的測試
    《數字電路與邏輯設計實驗》實驗報告實驗名稱： 邏輯門的測試 實驗器材（晶片類型及數量）>實驗原理利用最簡單的「與」、「或」、「非」邏輯電路門，實現組合邏輯電路門的功能測試；首先推導化簡出邏輯表達式，並列出邏輯表達式的真值表等待驗證。
  • 基於FPGA的虛擬邏輯分析儀的設計
    隨著電子技術和計算機技術的發展，邏輯分析儀與 PC機相結合，研發的虛擬邏輯分析儀是近年的一個新的發展方向，兩者的結合擴展了邏輯分析儀的分析和計算能力，提高了性價比，且增強了儀器的通用性。現場可編程邏輯器件FPGA，是一種可由用戶根據所設計的數字系統的要求，在現場由自己配置、定義的高密度專用數字集成電路。它具有設計方便、靈活、校驗快和設計可重複改變的特點。