如何抑制時鐘電路產生的電磁輻射?

2020-12-15 深講電磁兼容

針對時鐘電路產生的電磁輻射,可以採取的三個主要措施如圖中所示。

首先,通過合理的布線,減小負載電流迴路的面積。很多設計師都知道這個原則。實際上,減小迴路面積不僅有利於降低電磁輻射,還有利於降低電路的敏感性。

其次,我們可以減少負載迴路中的高頻電流。一個常用的方法是:在輸出線上串聯一個鐵氧體磁珠。很多設計師都知道磁珠是一種流行的EMI抑制器件。但是,他們不知道製作磁珠的鐵氧體材料有很大的差異性。一個好的EMI磁珠,應該具有較大的損耗,也就是,它對於高頻信號,應該呈現電阻的特性,而不是電感的特性。在電路中串聯一個電感不是一個穩妥的措施,因為電路中有雜散電容,串聯一個電感,會構成LC電路,而LC電路會在某個頻率發生諧振,導致電磁騷擾能量被放大。

第三個措施,減少這些信號自身的騷擾性,例如,減少高次諧波成分,這些高次諧波成分最容易產生電磁輻射,而這些高次諧波對於保持電路的正常工作沒有任何意義。其次,採用擴譜時鐘信號,這是一種通過擴展時鐘信號譜線的方法降低電磁輻射發射。

相關焦點

  • 時鐘電路產生電磁輻射發射的主要原因是什麼?
    在進行電磁輻射發射RE試驗時,我們發現超標頻率通常是時鐘的頻率,或者時鐘頻率的整倍數。因此,很多人認為時鐘發生器是導致電磁輻射發射的主要原因。電子設計師會努力地採取一些措施,例如將振蕩電路屏蔽起來,或者在印製電路板安裝振蕩器的位置鋪設一些大面積的地線。這些措施固然有一定作用,但是並不能夠顯著降低電磁輻射發射。因為,真正產生電磁輻射發射的主要原因並不是這些晶片,而是與時鐘電路連接的導體,包括時鐘信號線、電源線、地線等。
  • 時鐘信號的輸出線迴路明顯增強了電磁輻射發射
    左上圖是我們設計的一個時鐘發生測試電路,左下圖是這個測試電路在印製線路板上的具體安裝情況。右圖是這個測試時鐘電路的電磁輻射頻譜圖。從圖中可以看出:這個時鐘測試電路幾乎沒有什麼電磁輻射。我們在前面的測試電路的基礎上,在時鐘電路的輸出端連接了一個負載電路IC3,也就是一個與非門電路(左上圖)。左下圖是這個電路安裝在印製電路板PCB上的具體布局情況,時鐘電路的輸出端同負載電路IC3與非門相距10公分。右邊圖是這種電路布局情況下的電磁輻射頻譜圖。從右圖可以看到,頻譜圖中電磁輻射明顯增強了。
  • 時鐘信號電磁輻射很強的原因是什麼?
    前面章節,我們從天線輻射的角度介紹了很多控制電磁輻射的方法。在實際工程中,這些方法主要用在時鐘信號上,或者更廣泛的說,用在周期性信號上。例如,前面章節我們介紹了印製電路板的地線面上裂縫處理方法。實際上,不是所有的信號都需要保持地線的連續,用短路線或者電容來伴隨的信號線僅限於時鐘信號。下面,我們用幾章節來討論時鐘信號為什麼電磁輻射很強,採取什麼措施來降低時鐘信號的電磁輻射。要降低時鐘信號的電磁輻射發射,首先需要搞清楚時鐘稱為「騷擾最強」的信號的原因。時鐘信號之所以稱為強騷擾信號,是由於圖中所列的三個原因。
  • DDR電路電磁輻射如何解決?
    在產品設計時,我們通常會採用蛇形設計、差分信號走線等長、等距設計,來儘可能減少電磁輻射(EMI)對主板其餘部件和外界的影響。今天,編者就具體以某車機產品的高速DDR時鐘信號設計為例,跟大家講解PCB布線設計EMC整改的具體分析思路、方案設計。
  • 如何降低時鐘的電磁幹擾源
    3時鐘電路的電磁兼容設計   在PCB板上實現時鐘電路的電磁兼容設計主要從下面的幾個方面來考慮:時鐘晶振及其驅動器的電源處理;在PCB板上晶振及其驅動器的下面做局部的覆銅處理;時鐘信號線的布線;時鐘信號的端接和濾波等。
  • CD4040手機電磁輻射演示實驗電路
    本電路可以演示手機在使用過程中電磁輻射狀況。1.電路介紹電路圖如下圖所示電路由手機信號接收及整形、脈衝計數及顯示、自動清零、聲音提醒等4部分組成。2.電路分析高頻三極體T1對天線接收到的手機電磁輻射信號進行放大、檢波,然後輸出到CD4069組成的整形電路變成脈衝信號,輸出到4040計數器。T1宜選用高頻管C3355.用9018也可以。
  • 如何減小電源線產生的電磁輻射?
    電子設備中,電源線產生的電磁輻射佔比較大的比例。而對於電源線產生的電磁輻射,重要的是減小印製電路板PCB上的電源線上的噪聲電壓。前面章節介紹的去耦電容就是解決這個問題的有效方法。這樣,也就降低了由電源線產生的電磁輻射。另外,我們可以採用多層印製電路板PCB,並將其中一層設置成電源線,這樣使電源線的阻抗很低,電感很小,降低變化的電流產生的噪聲電壓。
  • 數字電路中幾個主要電磁輻射源
    為了有效地控制數字電路的電磁輻射,我們再複習一下數字電路中的幾個電磁輻射源。首先,從通過電磁兼容性標準所要求的電磁輻射發射角度講,我們最需要關注的是時鐘信號,更廣泛的講,周期性的信號所在的電路。針對一個典型的電路,一個時鐘電路,連接一個負載,我們給出了四個輻射源。第一個,我們最熟悉的時鐘電路輸出迴路。第二個,前面我們多次提到的電源線迴路,是數字電路輸出級狀態變化時,產生的瞬間短路電流所致。
  • 淺談開關電源中電磁幹擾的產生及其抑制
    它包括兩層含義,一是設備在工作中產生的電磁輻射必須限制在一定水平內,二是設備本身要有一定的抗幹擾能力,它必須具備三個要素:幹擾源、耦合通道、敏感體。給電子線路供電的開關電源對於幹擾的抑制對保證電子系統的正常穩定運行具有重要意義。本文通過分析開關電源中的幹擾源和耦合通道,提出了抑制幹擾的有效措施。並提出了開關電源變壓器的設計和製作方法。
  • 如何正確使用FPGA的時鐘資源?
    例如,數字時鐘管理器(DCM)適用於實現延遲鎖相環(DLL)、數字頻率綜合器、數字移相器或數字頻譜擴展器。DCM還是鏡像、發送或再緩衝時鐘信號的理想選擇。另一種時鐘資源相位匹配時鐘分頻器(PMCD)可用於實現相位匹配分配時鐘或相位匹配延遲時鐘。efZednc鎖相環(PLL)和混合模式時鐘管理器(MMCM)處理的工作有許多是相同的,比如頻率綜合、內外部時鐘抖動濾波、時鐘去歪斜等。
  • 採樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
    在A/D轉換過程中引入的噪聲來源較多,主要包括熱噪聲、ADC電源的紋波、參考電平的紋波、採樣時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等。除由量化錯誤引入的噪聲不可避免外,可以採取許多措施以減小到達ADC前的噪聲功率,如採用噪聲性能較好的放大器、合理的電路布局、合理設計採樣時鐘產生電路、合理設計ADC的供電以及採用退耦電容等。
  • 單片機3種時鐘電路方案對比
    作為單片機研發設計的項目,它的最小電路工作系統包含電源電路、復位電路、時鐘頻率電路;其中電源電路與復位電路,相信工程師都非常容易理解與設計。然而時鐘頻率電路,由於不同的開發項目功能需求不一樣,設計的方案選擇也不盡相同,很難得到有效的統一設計。
  • 從EMC角度考慮常用電路設計及PCB設計
    需要注意的是,共模電容需設計在接口端,這樣做的原因是抑制外部的傳導幹擾和快速脈衝群幹擾,以免其對RS485數據通信產生擾亂。 CAN接口保護時,TVS和電容參數略有不同。 RS-485總線共模電壓範圍為-7~+12V; CAN總線的共模電壓為-2~+7 V。
  • 74HC04和晶振做晶體振蕩電路產生時鐘信號
    打開APP 74HC04和晶振做晶體振蕩電路產生時鐘信號 發表於 2017-12-04 17:09:32   時鐘信號為CMOS
  • 高速PCB設計系列基礎知識81 | 經典電路分析--時鐘電路
    本期講解的是PCB設計中另一經典電路的分析--時鐘電路。在一個電路系統中,時鐘是必不可少的一部分。時鐘電路相當關鍵,在電路中的作用猶如人的心臟的作用,如果電路系統的時鐘出錯了,系統就會發生紊亂,因此在PCB中設計一個好的時鐘電路是非常必要的。我們常用的時鐘電路有:晶體、晶振、時鐘分配器。
  • 通信開關電源的特性以及抑制電磁幹擾的技術解析
    1.2 電磁幹擾產生機理 1.2.1 開關電路產生的電磁幹擾 開關電路是開關電源的核心,主要由開關管和高頻變壓器組成,它產生的dv/dt是具有較大幅度的脈衝,頻帶較寬且諧波豐富。這種脈衝幹擾產生的主要原因有兩個方面:一方面開關管負載為高頻變壓器初級線圈,是感性負載。
  • 短波電臺電磁輻射幹擾分析
    我國原有的短波廣播天線,大部分是60年代建成的,基本上都是同相水平天線,最大的功率等級為150kW,相對功率比較低,對周圍環境產生的影響也較小。但是,隨著空中短波頻率越來越擁擠,背景場強越來越大,為確保覆蓋效果,增大天線的發射功率已經勢在必行,對外廣播開始採用500kW的發射機。隨著發射機功率的增大,短波電臺對周圍環境的影響,即電磁輻射和電磁幹擾產生的影響也越來越引起人們的重視。
  • 數字時鐘設計電路圖匯總(七款數字時鐘電路圖)
    打開APP 數字時鐘設計電路圖匯總(七款數字時鐘電路圖) 發表於 2018-01-26 11:14:30   數字時鐘設計電路圖
  • PCB板時鐘電路設計需要掌握的要點
    打開APP PCB板時鐘電路設計需要掌握的要點 捷多邦 發表於 2020-12-08 10:54:35   在PCB板的設計中,由於電路的複雜性越來越高,時鐘電路的設計就顯得尤為重要。
  • 實時時鐘電路圖設計
    實時時鐘功能是通過使用實時時鐘晶片PCF8563實現的。PCF8563是PHILIPS公司推出的款帶12C總線,具有極低功耗的多功能時鐘/日曆晶片。