續命摩爾定律新進展!英特爾提出電晶體密度翻倍新工藝

2021-01-07 騰訊網

芯東西（公眾號：aichip001）

編譯 | 子佩

編輯 | Panken

芯東西12月30日消息，英特爾在本周的IEEE國際電子設備會議上展示了一項新的研究，或為續命摩爾定律提供下一步可行方向。

此項研究是英特爾一直熱衷的堆疊納米片電晶體技術，通過將PMOS和NMOS兩種電晶體堆疊起來，可以將CMOS電路的面積減少一半，這意味著未來集成電路電晶體密度可能會翻番。

一、用最簡單CMOS器件做實驗，尺寸大小減一半

幾乎每一臺電子設備都離不開NMOS和PMOS兩種電晶體的「協同合作」。在相同的電壓下，兩個電晶體只有一個會打開，把它們放在一起意味著只要有其中之一發生改變，電流才會流動，這大大地降低了能耗。

幾十年以來，NMOS和PMOS電晶體在CMOS電路中一直並排放置，如果我們想讓CMOS電路的尺寸更小，那兩個電晶體的位置就應該更加貼近。

英特爾選擇的方式，就是讓它們堆疊起來。

▲堆疊的NMOS和PMOS電晶體（圖源：英特爾）

有了堆疊電晶體這一巧思，英特爾使用了被稱為下一代電晶體結構的納米片電晶體技術。不同於以往電晶體主要由垂直矽鰭片構成，納米片（nanosheet）的溝道區由多層、水平的、納米級薄的片層堆疊而成。

▲CMOS器件由平面發展至FinFET、納米薄片，進一步縮小電路尺寸。（圖源：英特爾）

基於以上的思路，英特爾的工程師們設計了最簡單的CMOS邏輯電路，即反相器，它只包含兩個電晶體、兩個電源連接、一個輸出和一個輸入互連接口。

二、「進擊」的堆疊工藝：同時構建PMOS和NMOS電晶體

英特爾製造堆疊納米片的方案被稱為自對準過程，因為它在一步中就可以構建出兩個已經堆疊起來的電晶體，而不需要後期再將兩塊獨立的電晶體再粘合在一起。

本質上，該堆疊工藝的改變是對納米片電晶體製造步驟的修改。

首先，矽和矽鍺的重複層將會被雕刻成狹長的窄鰭形狀，然後，矽鍺層會被蝕刻，只留下一組懸浮的矽納米薄片。

通常來說，一組納米片最後會形成一個電晶體。

但在新工藝中，為了形成NMOS電晶體，頂部的兩個納米片被連接到磷摻雜的矽上；為了形成PMOS電晶體，底部的兩個納米片被連接到硼摻雜的矽鍺上。

▲由堆疊電晶體組成的反相器（圖源：英特爾）

英特爾高級研究員兼組件研究總監Robert Chau表示，整套製作工藝當然會更加複雜，但是英特爾研究人員正努力使它儘可能簡單。

他說：「複雜的製造流程會影響到製造堆疊CMOS晶片的實用性。一旦解決了製造工藝實用性的問題，下一步就是要追求更好的性能。」

這可能將會涉及改進PMOS電晶體，因為目前他們導電效率遠低於NMOS電晶體。Robert Chau表示，如果要改進導電效率，他們會考慮通過壓縮應變或拉伸應變的方式改變電晶體溝道，使矽晶體變形，讓載流子更快通過。

結語：納米片領域，求新求變

不只是英特爾，其他許多研究機構也在尋求堆疊納米片領域的創新設計。

比利時研究機構Imec率先提出了CFET（納米薄片場效應電晶體）的概念，並在去年IEEE VLSI（超大規模集成電路大會）會議上報告了這一進程，但Imec的這一成果並非完全由納米片電晶體製成，它的底層是FinFET，頂層是單一納米片。臺灣研究人員也曾發表一個用於PMOS、NMOS電晶體製造的CFET結構。

英特爾的堆疊納米片電晶體技藝，會帶我們走向摩爾定律的下一步嗎？我們拭目以待。

來源：IEEE Spectrum

相關焦點

  • 英特爾大秀肌肉 喊話競爭對手為摩爾定律正名
    另一方面，競爭對手們趁英特爾還在14納米階段就推出所謂的10納米製程，在市場大肆販賣。看似都拜「摩爾定律」為父，可誰是「親生」讓用戶真假難辨。英特爾：摩爾定律不會失效在各種混淆視聽的言論下，英特爾決定今天站出來以正視聽。9月19日，英特爾在京舉辦「英特爾精尖製造日」活動，展示了英特爾製程工藝的多項重要進展。
  • 實現2nm工藝突破,臺積電為何能給「摩爾定律」續命?
    據臺灣媒體報導，近日臺積電在2nm工藝製程上取得了重大突破，研發進度超越預期，有望在2023年下半年，風險試產的良率可以達到90%。相比較於關注熱鬧的當下，我們不妨追蹤這條技術線索，來看下臺積電保持先進位程工藝的經驗，看下它是如何來為遊走在失效邊緣的摩爾定律來「續命」的。
  • 實現2nm工藝突破，臺積電為何能給「摩爾定律」續命？
    據臺灣媒體報導，近日臺積電在2nm工藝製程上取得了重大突破，研發進度超越預期，有望在2023年下半年，風險試產的良率可以達到90%。相比較於關注熱鬧的當下，我們不妨追蹤這條技術線索，來看下臺積電保持先進位程工藝的經驗，看下它是如何來為遊走在失效邊緣的摩爾定律來「續命」的。
  • 臺積電為何能給「摩爾定律」續命?
    據臺灣媒體報導，近日臺積電在2nm工藝製程上取得了重大突破，研發進度超越預期，有望在2023年下半年，風險試產的良率可以達到90%。 相比較於關注熱鬧的當下，我們不妨追蹤這條技術線索，來看下臺積電保持先進位程工藝的經驗，看下它是如何來為遊走在失效邊緣的摩爾定律來「續命」的。
  • 根據摩爾定律，英特爾如何保持未來幾年晶片技術領先
    摩爾定律（Moore's Law）是計算機晶片上的電晶體數量每24個月翻一番的觀察，隨著使電路微型化的步伐逐漸放緩，這一點受到了打擊。但是晶片巨頭英特爾已經計劃了一條路線，使這一想法得以延續，並計劃將比現在更多的電晶體組裝到處理器上的數量增加了50倍。
  • 「英特爾精尖製造日」首推全球電晶體密度最高的製程工藝
    「英特爾遵循摩爾定律，持續向前推進位程工藝，每一代都會帶來更強的功能和性能、更高的能效、更低的電晶體成本，」英特爾公司執行副總裁兼製造、運營與銷售集團總裁Stacy Smith表示，「很高興首次在中國與大家分享英特爾製程工藝路線圖中的多項重要進展，展現了我們持續推動摩爾定律向前發展所獲得的豐碩成果。」
  • SuperFin電晶體技術加持！英特爾新一代10nm可媲美臺積電5nm？
    作為摩爾定律的提出者和踐行者，英特爾一直以來在電晶體技術上不斷變革創新，比如90nm時代的應變矽(Strained Silicon)、45nm時代的高K金屬柵極(HKMG)、22nm時代的FinFET立體電晶體
  • 摩爾定律將死,晶片行業將掀起新一輪革命,誰將成為新時代領航者
    這種平面型製造工藝是在研磨得很平的矽片上，採用一種所謂「光刻」技術來形成半導體電路的元器件，如二極體、三極體、電阻和電容等。只要「光刻」的精度不斷提高，元器件的密度也會相應提高，從而具有極大的發展潛力。因此平面工藝被認為是「整個半導體的工業鍵」，也是摩爾定律問世的技術基礎。
  • 摩爾定律的新推力,英特爾先進封裝技術詳解
    眾所周知，目前半導體工藝的提升都是通過不斷的縮小電晶體的尺寸來實現的，但是隨工藝製程的繼續向著更小的5nm、3nm、2nm甚至是1nm推進，已經是越來越逼近物理極限，難度也越來越高，所需要付出的代價也是越來越高。英特爾也在其10nm（相當於臺積電的7nm）工藝上遇到了阻力，導致一再跳票。這也使得外界關於「摩爾定律已死的言論」甚囂塵上。
  • 每平方毫米容納1.713億個電晶體:臺積電5nm工藝分析
    近日，WikiChip依據Techcon 2019、IEEE IEDM和ISSCC 2020等會議上披露的信息，分析了臺積電的5nm工藝。好消息是，摩爾定律依然有效：5nm與7nm製程相比，縮放比例為1.84。
  • IEEE授勳胡正明:為摩爾定律續命幾十年的男人
    IEEE榮譽勳章評審委員會稱：摩爾定律推動了半導體行業的驚人發展，從而改變了世界。但是很明顯，器件極限將終結器件尺寸的不斷縮小。胡正明革命性的3D電晶體結構FinFET克服了這些極限障礙，取代了在過去的五十年中一直在工業上使用的CMOS電晶體。他的用於電路設計的BSIM電晶體模型已成為行業標準，並且他的BERT可靠性仿真工具具有非常先進的器件和電路可靠性。
  • AI時代的摩爾定律？黃氏定律預測AI性能將逐年翻倍
    1965年，時任仙童半導體公司工程師，也是後來英特爾的創始人之一的戈登·摩爾（Gordon Moore）提出了摩爾定律（Moore's law），預測集成電路上可以容納的電晶體數目大約每經過24個月便會增加一倍。
  • 全球Foundry的工藝之路以及「摩爾定律」該何去何從?
    摩爾定律下，Foudry面臨的工藝難度不斷加大，如今先進的5nm工藝，未來的3nm甚至2nm都需要Foundry具有極其成熟的工藝。另外晶片工藝製程是否會始終遵循摩爾定律，繼續向更小的面積更高的集成度有序發展？10nm、7nm、7nm+，以及今年四月臺積電開始大規模量產5nm等， 3nm、2nm也在持續研究中，先進位程發展到目前階段，幾大主要晶圓廠商。
  • 我們熟知的「摩爾定律」被廢了
    摩爾定律，是由Intel的聯合創始人Gordon Moore在20世紀60年代提出，當時他表示計算機晶片上的電晶體數量大約每兩年會翻一番摩爾定律的成功曾為現代計算帶來第一個時代，也有知乎網友曾表示：摩爾定律首先是一條經濟上的定律，然後才是工程科學方面的定律
  • 摩爾定律:我這一輩子,見證了電子產業的崛起
    摩爾認為之所以摩爾定律能夠不斷被實踐所證明，有一半要歸功於前兩種要素，其他則全是「工程智慧」的功勞。但是摩爾表示一旦英特爾公司所生產的 CCD 內存投入市場之後，工程智慧可能就不再那麼需要了。在 CCD 內存中，所有的元件排列的非常緊密，它們之中將不再會存在被浪費的空間。因此摩爾再次預測隨著電晶體越來越小，集成晶片越來越大，集成晶片上的元件數量翻倍增長所用的時間將會越來越少。
  • 胡正明獲IEEE最高榮譽,一己之力續命摩爾定律數十年
    特別是發明了使摩爾定律得以延續數十年的3D結構器件（FinFETs）。IEEE榮譽勳章每年評選一次，最早始自1917年，首屆得主為美國無線電工程先驅、發明家阿姆斯特朗。在華人圈，此獎項除了胡正明，還有卓以和、張忠謀分別在1994年和與2011分別獲得過。卓以和的成就在於為分子束外延的發展做出的開創性貢獻，張忠謀獲獎在於其的遠見與領導力，為全球半導體產業帶來革命性改變。
  • 摩爾定律未死,黃律定律已出!英偉達要用GPU推動AI性能逐年翻倍
    連于慧問芯Voice英特爾創始人之一戈登·摩爾（Gordon Moore）提出的摩爾定律（Moore's law），是指集成電路上的電晶體數目每兩年（或18個月）會增加一倍，該定律已經被奉為半導體產業圭臬。
  • 摩爾定律沒落?行業技術衡量主要標準仍然是摩爾定律
    打開APP 摩爾定律沒落？行業技術衡量主要標準仍然是摩爾定律 網絡整理 發表於 2020-03-07 10:03:53 英特爾聯合創始人戈登摩爾早在 1965 年就描述了一個被稱為摩爾定律（Moore’s Law）的「加速變化
  • GAA技術給摩爾定律續命,臺積電先進5、4、3、2、1nm晶片工藝製程布局
    臺積電先進5nm、4nm、3nm、2nm、1nm晶片工藝製程持續推進。UueEETC-電子工程專輯雖然英特爾規劃的7nm工藝比臺積電的5nm工藝電晶體密度還大，但是後年都很難量產，估計要到2023年，那時臺積電更先進的2nm工藝都量產了。
  • 摩爾定律的突圍
    50多年前，Intel創始人之一摩爾（Gordon Moore）提出了著名的摩爾定律，其內容為：集成電路上可容納的電晶體數目，約每隔兩年便會增加一倍；經常被引用的「18個月」，是由Intel執行長大衛·豪斯（David House）提出：預計18個月會將晶片的性能提高一倍，這是一種指數級的性能提升。