mipi LCD 的CLK時鐘頻率與顯示解析度及幀率的關係

2020-09-19 布道師Peter

摘自網絡

我們先來看一個公式:

Mipiclock = [ (width+hsync+hfp+hbp) x (height+vsync+vfp+vbp) ] x(bus_width) x fps/ (lane_num)/2

即mipi 屏的傳輸時鐘頻率(CLKN,CLKP)等於(屏幕解析度寬width+hsync+hfp+hbp)x ( 屏幕解析度高height+vsync+vfp+vbp) x(RGB顯示數據寬度) x 幀率/ (lane_num)/2

簡單解釋下:

一幀畫面需要的數據量為(單位bit):FRAME_BIT = (屏幕有效顯示寬度+hsync+hfp+hbp) x ( 屏幕有效顯示高度+vsync+vfp+vbp) x(RGB顯示數據寬度24)

一秒鐘內需要傳輸的數據量為(單位bps):FRAME_BIT x fps(幀率)。

那為何要除以lane_num----因為mipi通訊協議中,一個CLOCK幾個lane是可以同時傳輸數據的。

為何又要除以2----因為根據mipi通訊協議,CLK_N、CLK_P這兩根時鐘線的上升沿/下降沿可以獲取到數據。

因此我們可以得出如下結論:

1.在相同的時鐘頻率下,lane數越多,則單位時間內可以傳輸的數據越多。若顯示幀率固定不變,則可以支持的更大的解析度;而解析度固定不變的情況下,則我們可以考慮支持更高的幀率顯示。

2.在lane數固定的情況下,提高傳輸的時鐘頻率,則單位時間內也可以傳輸更多的顯示數據。進而我們可以考慮是提高幀率還是提高解析度,或兩者做出平衡。

那麼我們是否可以任意無限制的提高mipi的傳輸時鐘頻率及lane數目呢?mipi通訊協議對此進行了限制,一組CLOCK最高只能支持4組lane,一組lane的傳輸速度最高只能支持到1 Gbps。也就是說一組CLOCK最高只能支持到4 Gbps速度傳輸。

此時就引出了一個新問題:4Gbps速度傳輸,是滿足不了現在市場上推出的4K電視的帶寬要求的,怎麼辦?答案是使用8組lane,使用兩組clock來傳輸。

下面我們以展訊7731平臺下EK79023這款LCD 驅動IC的配置參數進行實例說明:

static struct timing_rgb lcd_ek79023_mipi_timing = {

.hfp = 100, /* unit: pixel */

.hbp = 60,

.hsync = 24,

.vfp = 22, /*unit:line*/

.vbp = 10,

.vsync = 2,

};

static struct info_mipi lcd_ek79023_mipi_info = {

.work_mode = SPRDFB_MIPI_MODE_VIDEO,

.video_bus_width =24, /*18,16*/

.lan_number = 2,

.phy_feq=660*1000,

.h_sync_pol =SPRDFB_POLARITY_POS,

.v_sync_pol = SPRDFB_POLARITY_POS,

.de_pol =SPRDFB_POLARITY_POS,

.te_pol =SPRDFB_POLARITY_POS,

.color_mode_pol =SPRDFB_POLARITY_NEG,

.shut_down_pol =SPRDFB_POLARITY_NEG,

.timing =&lcd_ek79023_mipi_timing,

.ops = ,

};

struct panel_spec lcd_ek79023_mipi_spec = {

.width = 600,

.height = 1024,

.fps =57,//62,//67,//52,//57,//60,

.type =LCD_MODE_DSI,

.direction =LCD_DIRECT_NORMAL,

.info = {

.mipi =&lcd_ek79023_mipi_info

},

.ops =&lcd_ek79023_mipi_operations,

};

從中可知,該LCD的解析度為600 x 1024,幀率為57 HZ。

一幀圖像的數據量為:FRAME_BIT=(600+24+100+60) x (1024+2+22+10) x(24)=19907328 bit

一秒鐘的數據量為:19907328 x 57 = 1134.717696 Mbps

所需的mipi時鐘頻率為:1134717696/2(lane)/2= 283.679424 Mhz

一組lane的傳輸速度是:283.679424 x 2= 576.358848 Mbps

相關焦點

  • mipi LCD 的CLK時鐘頻率與顯示解析度及幀率的關係
    我們先來看一個公式:Mipiclock = [ (width+hsync+hfp+hbp) x (height+vsync+vfp+vbp) ] x(bus_width) x fps/ (lane_num)/2即mipi 屏的傳輸時鐘頻率(CLKN,CLKP)等於(屏幕解析度寬width+hsync+hfp+hbp)x ( 屏幕解析度高height
  • SI-list【中國】 MIPI DSI協議中文珍藏版(下)
    GO ON...完成mipi信號通道分配後,需要生成與物理層對接的時序、同步信號: MIPI規定,傳輸過程中,包內是200mV、包間以及包啟動和包結束時是1.2V,兩種不同的電壓擺幅,需要兩組不同的LVDS驅動電路在輪流切換工作;為了傳輸過程中各數據包之間的安全可靠過渡,從啟動到數據開始傳輸,MIPI定義了比較長的可靠過渡時間,加起來最少也有600
  • 「正點原子FPGA連載第二十一章RTC實時時鐘LCD顯示實驗
    LCD顯示實驗PCF8563是一款多功能時鐘/日曆晶片。本章我們將使用領航者Zynq開發板上的PCF8563器件實現實時時鐘的顯示。其中LCD字符顯示模塊例化了讀取ID模塊(rd_id)、時鐘分頻模塊(clk_div)、LCD顯示模塊(lcd_display)以及LCD驅動模塊(lcd_driver)。
  • PS2鍵盤接口設計之二(實現了從鍵盤輸入並顯示在LCD液晶屏上)
    > 在熟悉了PS2鍵盤接口設計之後,我想大家都希望將輸入的數據在顯示屏中實時的顯示出來或者看看我們到底輸入的是什麼樣的東西,基於這個原因,結合Spartan-3E開發板上的資源,我利用了液晶1602將輸入的字符顯示出來。
  • 【小常識】解析度、幀率、碼流之間的關係
    ,那就是幀率、解析度、碼流。1、解析度(Resolution)  視頻解析度是指視頻成像產品所成圖像的大小或尺寸,它的表達式為:「水平像素數*垂直像素數」。常見的圖像解析度有QCIF(176×144)、CIF(352×288)、D1(704×576)、720P(1280×720)、1080P(1920*1080)。攝像機成像的最大解析度是由CCD或CMOS感光器件決定的。
  • 解析度、碼率、幀率、 清晰度之間的關係
    ----視頻幀率----一、介紹視頻幀率(Frame rate)是用於測量顯示幀數的量度。其中原因是在顯示『解析度』不變的情況下,FPS越高,則對顯卡的處理能力要求越高。電腦中所顯示的畫面,都是由顯卡來進行輸出的,因此屏幕上每個像素的填充都得由顯卡來進行計算、輸出。當畫面的解析度是1024×768時,畫面的刷新率要達到24幀/秒,那麼顯卡在一秒鐘內需要處理的像素量就達到了「1024×768×24=18874368」。
  • LCD1602液晶顯示DS1302實時時鐘Proteus仿真
    LCD*******sbitLCDRS=P2^0; //LCD數據/命令選擇端sbitLCDRW=P2^1;sbitLCDEN=P2^2; //LCD使能新號端//******DS1302******sbitIO=P1^0; //1302數據線sbitSCLK=P1^1; //1302時鐘線
  • verilog 語言設計時鐘分頻設計問題全解
    #刺蝟大學成長計劃# #頭條之星校園計劃# #文史之旅#時鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環可以實現各種時鐘的分頻和倍頻設計,但是通過語言設計進行時鐘分頻是最基本的訓練,在對時鐘要求不高的設計時也能節省鎖相環資源。分頻有兩種一種偶分頻,一種奇分頻。
  • (基礎知識)一篇文章讀懂攝像頭幀率、碼流、解析度的關係
    在配置攝像頭參數時,我們會經常看到幀率、碼流、解析度等概念,對於該入行的弱電新人來說,可能都不太了解這幾個概念,今天我們就一起來聊聊攝像頭幀率、碼流、解析度之間的關係。1、幀率、碼流、解析度定義幀率是每秒顯示圖像的數量,在攝像頭參數經常會看到這個概念,比如一個攝像頭幀率參數25fps,其實表示的就是1秒鐘顯示25個畫面;解析度表示每幅圖像的尺寸,即像素數量,常見的比如200W像素的攝像頭,那它的分辨就是指的1920X1080;碼流指的是視頻數據的流量,而壓縮則是去掉了圖像的空間冗餘和時間冗餘
  • 「正點原子Linux連載」第二十四章RGBLCD顯示實驗
    很明顯,在LCD尺寸不變的情況下,解析度也高越清晰。同樣的,解析度不變的情況下,LCD尺寸越小越清晰。比如我們常用的24寸顯示器基本都是1080P的,而我們現在使用的5寸的手機基本也是1080P的,但是手機顯示細膩程度就要比24寸的顯示器要好很多!由此可見,LCD顯示器的解析度是一個很重要的參數,但是並不是解析度越高的LCD就越好。
  • 顯示器解析度和幀率該如何取捨?
    昨天我們簡單講了講顯示器面板應該看哪些參數,今天我們將給大家帶來電腦尺寸解析度的關係以及顯示頻率的內容。但是,如果你的顯示器選得大那麼你的解析度也應該要提升,例如顯示器一定要選擇32寸或者以上的顯示器那麼你一定要選擇相應的2K顯示屏,否則你可能會感覺到顆粒感十足,那麼2K到底是什麼意思呢?
  • 青海省lcd顯示模塊選哪家_顯之研流行時尚
    青海省lcd顯示模塊選哪家,顯之研流行時尚,深圳辦事處:0755-83523595/83523195 上海辦事處:021-51035020。青海省lcd顯示模塊選哪家, 不要隨意更換包裝或丟掉原包裝。操作用的電動改錐都不要漏電。較需要注意的就是焊接使用的烙鐵一定要有良好的接地性,沒有漏電。
  • 使用MSP430連接RTC模塊(DS2321)製作數字時鐘
    在本篇文章中,我們將使用MSP430連接RTC模塊DS3231來製作一款數字時鐘,然後在1602液晶顯示屏上顯示時間和日期。 MSP-EXP430G2是德州儀器提供的開發工具,也稱為LaunchPad,用於學習和練習如何使用其微控制器。該電路板屬於MSP430產品線,我們可以對所有MSP430系列微控制器進行編程。
  • FPGA異步時鐘設計中的同步策略
    但是實際的工程中,純粹單時鐘系統設計的情況很少,特別是設計模塊與外圍晶片的通信中,跨時鐘域的情況經常不可避免。如果對跨時鐘域帶來的亞穩態、採樣丟失、潛在邏輯錯誤等等一系列問題處理不當,將導致系統無法運行。本文總結出了幾種同步策略來解決跨時鐘域問題。
  • 關於arm時鐘頻率的設置及編程
    S3C2440具有2個PLL(Phase Locked Loop:用來產生高頻的電路),一個是MPLL,用於產生FCLK,HCLK,PCLK三種頻率,這三種頻率分別有不同的用途:FCLK是CPU提供的時鐘信號,如果提到CPU的主頻是400MHz,就是指的這個時鐘信號。
  • 什麼是解析度,幀率,碼流,碼率
    ,那就是幀率、解析度、碼流。視頻解析度是指視頻成像產品所成圖像的大小或尺寸,它的表達式為:「水平像素數*垂直像素數」。常見的圖像解析度有QCIF(176×144)、CIF(352×288)、D1(704×576)、720P(1280×720)、1080P(1920*1080)。攝像機成像的最大解析度是由CCD或CMOS感光器件決定的。現在攝像機基本支持修改解析度,是通過攝像機自帶軟體裁剪原始圖像生成的。
  • CPU內核工作的時鐘頻率? 什麼叫時鐘頻率?
    我應當注意內存時鐘頻率和內存總線頻率的區別。內存時鐘頻率對整個系統性能來說很重要,內存時鐘頻率指內存工作時的頻率,一般等同於總線時鐘頻率;而內存總線頻率指內存中數據傳輸的頻率。SDRAM內存總線頻率也是133MHz;DDR SDRAM內存能夠在時鐘脈衝的上升沿和下降沿同時傳輸數據,因此DDR SDRAM在一個時鐘周期內能夠傳輸2個數據,當內存時鐘頻率為133MHz時,內存總線頻率為266MHz,數據存取周期約為3ns;PC800 RDRAM內存時鐘頻率為400MHz,時鐘上升沿和下降沿都可以用來傳輸數據,如果採用雙通道內存總線時,內存總線頻率達到800MHz。
  • 【vivado約束學習三】 時鐘網絡分析
    ----FPGA開源工作室【vivado約束學習三】 時鐘網絡分析時鐘網絡反映了時鐘從時鐘引腳進入FPGA後在FPGA內部的傳播路徑。報告時鐘網絡命令可以從以下位置運行:A,Vivado®IDE中的Flow Navigator;B,Tcl命令:report_clock_networks -name {network_1}報告時鐘網絡提供設計中時鐘樹的樹視圖。 見圖1。每個時鐘樹顯示從源到端點的時鐘網絡,端點按類型排序。
  • Linux CommonClock Framework分析之四 gpio clk gate驅動實現
    driver的開發流程,在上一篇文章中已經做了說明,此處再說明一下,主要實現流程包括如下兩步:完成clk的註冊,主要是調用clk_register接口,完成上述章節一所述的內容;完成該clk provider的map,這種map機制可以理解為定義了clk consumer與clk_provider的映射關係,即該clk provider